Architecture des ordinateurs

CHAPITRE IV. Introduction au circuit

logique

1. Généralités
Les circuits logiques sont des appareillages électroniques destinés à manipuler des
grandeurs binaires: le 0 et le 1.
Dans un circuit logique, chaque variable logique est matérialisée par un conducteur
et sa valeur logique par la tension électrique du conducteur. La correspondance entre
les valeurs logiques et les tensions électriques est généralement:

En fait, aucun appareillage physique n'est capable ni de mesurer ni de fournir une

grandeur physique avec une précision infinie. C'est pourquoi les valeurs logiques
correspondent à des domaines de tension, séparés par un domaine de sécurité (sans
signification logique) pour empêcher toute ambiguïté. La convention la plus
répandue, appelée "standard TIL" est:

Les circuits nécessitent une alimentation (généralement +5v) qui donne l'énergie
nécessaire au fonctionnement du circuit. On la fournit par un générateur placé entre
une broche d'alimentation et une broche de masse.

ENSP Dr A. M. CHANA LEMALE Page 56

 Architecture des ordinateurs

Logigramme et chronogramme de circuits logique :

Un circuit logique peut être caractérisé par :
Un logigramme : qui est l’ensemble des portes logique qui permettent de réaliser
une fonction donnée.
Exemples :

Opérateur OU Opérateur ET

Un chronogramme :

Dans ce chronogramme on suppose que la lecture des entrées et la génération des

signaux de sortie prennent exactement 1 cycle ( t ).

Si nous considérons que nous avons une porte ET et une porte OU à 3 entrées, alors
le délai pour avoir le résultat en sortie est de 1 t . Nous avons le chronogramme
suivant :

ENSP Dr A. M. CHANA LEMALE Page 57

 Architecture des ordinateurs

En réalité, ce sont des portes à 2 entrées qui existent ce qui correspond bien aux
logigrammes ci-dessus où nous avons pour chaque circuit 2 portes logiques à 2
entrées. Ceci implique que les signaux mettront 2 t pour se répercuter en sortie.
Nous avons le chronogramme ci-dessous.

Constat :
(1) les résultats ne sont pas ceux auxquels nous nous attentons. Ceci est dû au fait
que le signal C n’arrive pas au même moment que les signaux intermédiaires AB et
A+B. En effet ce signal est positionné en même temps de A et B alors qu’il doit être
décalé d’un cycle. En le retardant d’un cycle on a un résultat correct comme le
montre le chronogramme suivant :

ENSP Dr A. M. CHANA LEMALE Page 58

 Architecture des ordinateurs

(2) Les aléas dans les circuits

On considère le circuit logique suivant dont la sortie à pour équation

F vaut 1 si A=B=1 quel que soit la valeur de C.

Figure 1: (a) Logigramme de la fonction ; (b) Chronogramme cas idéal; (c) Chronogramme avec prise
en compte du temps de cycle
Dans le chronogramme (c), la prise en compte du temps de cycle fait apparaître une
impulsion parasite sur la sortie F. Cette impulsion parasite peut-être supprimée en
rajouter à l’expression un terme redondant ignorée par soucis d’avoir l’expression la
plus simple. Dans notre exemple, nous pouvons ajouter le terme AB à F.

Portes logiques élémentaires

a) Portes logiques à une entrée

Buffer ou ligne de communication

ENSP Dr A. M. CHANA LEMALE Page 59

 Architecture des ordinateurs

Porte NOT

 Porte ET (AND)

 Porte OU (OR)

 Porte NON-ET NAND)

Table de vérité et représentation graphique en exercice.

NB : La porte NAND, comme d’ailleurs la porte NOR, est dite complète car elle
permet de réaliser à elle seule toutes les fonctions logiques.
Exemple : pour la porte XOR on a :

Porte OU Porte XOR

ENSP Dr A. M. CHANA LEMALE Page 60

 Architecture des ordinateurs

Exercice : Réaliser les portes ET, NOT à l’aide de portes NAND et NOR

 Porte NON-OU (NOR)

Table de vérité et représentation graphique en exercice.

 Porte OU EXCLUSIF (XOR)

 Porte ET Exclusif (XAND)

 NON-OU EXCLUSIF (XNOR)

 NON-ET EXCLUSIF (XNAND

ENSP Dr A. M. CHANA LEMALE Page 61

 Architecture des ordinateurs

Exemple de circuit combinatoire : le demi-additionneur ou additionneur à un bit

X Y S R

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

S XOR

R AND

Half Adder

2. Notions d'entrée et de sortie

Un circuit logique réalise un calcul à partir d'opérandes, et il délivre des résultats:
- les entrées sont les conducteurs qui permettent à l'utilisateur de présenter les
opérandes,
- les sorties sont les conducteurs qui permettent à l'utilisateur de consulter les
résultats.
Pour utiliser un circuit, il faut imposer sur les entrées les tensions correspondantes
aux valeurs logiques des opérandes; on peut alors observer sur les sorties après un
certain temps (temps de traversé du circuit) les tensions correspondantes aux valeurs
logiques des résultats.
Exemple: le schéma suivant montre les aspects externes d'un circuit d'addition
binaire et une utilisation particulière de ce circuit :

ENSP Dr A. M. CHANA LEMALE Page 62

 Architecture des ordinateurs

Le circuit ADD4 possède huit entrées, sur lesquelles il admet deux opérandes de
quatre bits, X et Y, et cinq sorties sur lesquelles il donne en résultats la somme S et le
report rep de l'addition binaire des opérandes. L'utilisation particulière illustrée ici
consiste à lui faire calculer 0101 plus 0011 : il faut imposer les tensions
correspondantes sur les entrées du circuit.
Pour imposer une tension sur un conducteur, il faut le connecter à une source de
tension. Ici les opérandes sont connus, ce sont les constantes 0101 et 0011 ; il suffit
donc de connecter les entrées à des sources de tension fixes 0v et +5v (masse et
alimentation par exemple). Le résultat du calcul est alors disponible sur les sorties,
sous forme de tensions qu'il suffit d'observer.

3. Aspects physiques des entrées et des sorties

Pour ce qui nous concerne, l'état physique d'un conducteur peut être:
- Libre, son potentiel électrique n'est pas imposé avec force (ex: un fil en l'air).
- Forcé, son potentiel est imposé avec force (ex: fil connecté à une source de tension).
Dans ce cas, le potentiel peut être:

- sans signification logique (ne correspond ni à 0 ni à 1),

- avec signification logique, 0 (0v...0.8v) ou bien 1 (2.4v...5v).
Dans un circuit, on est amené à rencontrer essentiellement 4 sortes de broches: des
entrées, des sortie normales, des sorties trois-états, et éventuellement des sorties
collecteur ouvert:
Les entrées:
Un circuit logique laisse ses entrées libres; c'est l'extérieur qui force les entrées pour
présenter des opérandes.

Les sorties normales (Angl. "totem-pole")

Les sorties normales sont toujours forcées par le circuit. Le comportement électrique
d'une sortie normale est analogue à celui d'un commutateur: deux interrupteurs

ENSP Dr A. M. CHANA LEMALE Page 63

 Architecture des ordinateurs

couplés qui connectent la sortie à la masse, pour forcer un 0, ou à la source

d'alimentation, pour forcer un 1 (ces interrupteurs sont des transistors).

Les sorties trois-états (Angl. "tri-state")

Ce sont des sorties qui sont laissées libres en centaines circonstances:

Les sorties collecteur ouvert (Angl. "open collector")

Ce sont des sorties qui peuvent être laissées libres ou forcées à 0.

On les appelle ainsi parce que la sortie est prélevée sur le collecteur d'un
transistor qui n'est pas connecté internement; on les appelle également "sorties à
drain ouvert" (AngI. "open drain"), parce qu'en technologie MOS c'est le drain d'un
transistor à effet de champ qui joue ce rôle. Ces sortie sont réservées à des usages
ENSP Dr A. M. CHANA LEMALE Page 64
 Architecture des ordinateurs

assez particuliers: par elles-mêmes, elles ne peuvent forcer un 1 ; on les utilise

toujours en connectant entre-elles plusieurs sorties de ce genre et en reliant la
connexion par une résistance à +5v : si au moins une des sorties force 0, la connexion
est à 0, et si toutes les sorties sont laissées libres, la connexion est à 1 (grâce à la
résistance) : ceci réalise ce qu'on appelle un "ET câblé" ; on s'en sert pour transmettre
un signal susceptible d'être activé simultanément par plusieurs sources.

Remarque : Notion de temps de propagation

Le temps de propagation d’une porte logique est la durée entre l’instant où le signal
est appliqué en entrée et celui ou son effet se répercute en sortie. Ce temps de
propagation n’est jamais nul, il est en général de l’ordre de 5 à 25ns. Pour un étage
construit à l’aide d’une succession de portes logiques (c'est-à-dire la sortie d’une
porte logique attaque l’entrée de la porte suivante), le temps de propagation est au
moins égal à la somme de temps de propagation des portes logiques qui le compose.

Assemblages de circuits logiques

Les sorties d'un circuit sont des générateurs de tension qui assurent la même
correspondance entre tension et valeur logique que celle exigée sur les entrées: on dit
dans ce cas que les entrées et les sorties sont "compatibles" ; ceci autorise de
construire des ensembles en connectant certaines sorties de circuits à certaines
entrées d'autres circuits. Ainsi, avec quelques circuits logiques et en respectant
quelques règles d'assemblage très simples, on peut créer d'autres circuits, sans avoir
à connaître l'électronique, bien que les appareils que l'on construise soient des
appareillages électroniques.
Si les circuits utilisés réalisent certaines fonctions, le nouveau circuit ainsi assemblé
réalise une composition de ces fonctions:

Règles de connexion
Les quelques règles simples qui suivent doivent être respectées pour espérer avoir un
assemblage qui fonctionne correctement.
Lorsqu'on veut réaliser un circuit, on distingue:
 les entrées et les sorties du circuit que l'on réalise (abréviations : E et S),
 les entrées et les sorties (subdivisées en sorties normales et sorties trois-états)

ENSP Dr A. M. CHANA LEMALE Page 65

 Architecture des ordinateurs

des circuits que l'on utilise (abréviations : e, s, et st).

Règle 1: une E, des e et des S peuvent être connectées ensemble.

Règle 2: une s, des e et des S peuvent être connectées ensemble.
Règle 3 : des st, des e et des S peuvent être connectées ensemble, sous réserve que, à
tout moment, au plus une de ces st force une valeur.

Par contre, il est interdit de connecter ensemble des s, ou des E, ou des s et des E.
Les raisons de cette interdiction sont doubles:

- D'un point de vue logique, c'est un non-sens que de vouloir forcer une variable
simultanément à deux valeurs potentiellement différentes.
- D'un point de vue électrique, on risque le court-circuit, dans le cas où l'on cherche à
imposer des potentiels différents: l'une des sorties essaye de forcer une tension 0v, et
l'autre une tension +5v.
Pour des motifs analogues, il ne faut pas connecter ensemble deux E dans le circuit,
car on 1 empêche alors l'extérieur de communiquer des valeurs; si par exemple il
désire présenter 0 sur l'une des entrées et 1 sur l'autre, on provoque également un
court-circuit chez l’utilisateur du circuit: on vient de fabriquer un piège.

4. Utilisation des sorties entre elles

Sorties normale
Elles ne peuvent être connectées entre elles car il y a risque de court-circuit.

Collecteur ouvert
Les collecteurs ouverts peuvent être connectés entre eux et à une résistance pour
réaliser le ET-câblé, le multiplexeur ou encore des connections à un bus, on s'en sert

ENSP Dr A. M. CHANA LEMALE Page 66

 Architecture des ordinateurs

pour transmettre un signal susceptible d'être activé simultanément par plusieurs

sources..

Sortie trois états

Elles sont faites pour être connecter entre elles afin de permettre la réalisation d’un
multiplexage temporel des signaux pour des connections à un bus de données ou
d’adresses.

Exemple d’utilisation de la sortie 3 états:

Le circuit suivant (ADD4V) est un additionneur binaire quatre bits, avec une entrée
de validation des sorties; toutes les sorties sont ici des sorties 3-états ; lorsque l'entrée
de validation v est à 0, le circuit laisse les sorties libres et lorsque v est à 1, il force sur
les sorties le résultat de l'opération.

Le circuit suivant utilise deux exemplaires du précédent pour calculer « X+1 » ou

«X+2 », selon la valeur présentée sur les deux entrée de commande c1 et c2.

Lorsquec1 et c2 valent 0, les sorties du circuit restent libre : ce sont encore des sorties
3-états du circuit total. L’utilisateur de ce circuit ne doit pas présenter la
configuration d’entrées c1c2=11, sinon deux ADD4 essayent simultanément de forcer
leur sortie (court-circuit)
*

ENSP Dr A. M. CHANA LEMALE Page 67

 Architecture des ordinateurs

5. Quelques mots sur les technologies

Les circuits logiques offerts par les constructeurs se présentent sous la forme de
circuits intégrés: ce sont des pastilles de quelques mm2 (des "puces", en anglais
"chip"), généralement en silicium, sur lesquelles ont été gravés des circuits
électroniques. Ces pastilles sont emballées dans des boîtiers (en anglais "package")
dotés de broches (en anglais "pin") pour les connexions avec l'extérieur.
Il existe de nombreuses formes de boîtiers, adaptés à diverses contraintes:
encombrement, évacuation de la chaleur, nombre de broches ...

Les circuits électroniques peuvent être réalisés selon diverses technologies qui se
différencies par:
 la sortie de transistors employés (transistors bipolaires, transistors à effet de champ),
 l'organisation électronique de ces transistors pour réaliser les dispositifs élémentaires,
 le procédé de fabrication.
On distingue quatre grandes familles parmi les technologies actuelles, ce sont :

1. TTL ("Transistor Transistor Logic") ou logique de transistor à transistor ;

2. ECL ("Emitter Coupled Logic") ou logique à couplage par émetteur
3. nMOS ("type n Metal Oxyde Silicon") ou semi-conducteur métal-oxyde à canal N.
4. CMOS ("Complementary Metal Oxyde Silicon") ou semi-conducteur métal-oxyde
complémentaire

Les technologies ECL et TTL utilisent des transistors bipolaires; les technologies
nMOS et CMOS par contre utilisent des transistors à effet de champ.

6. Caractéristiques externes des diverses technologies

En tant qu'utilisateurs de composants, nous ne sommes intéressés que par les

aspects externes des diverses technologies proposées, c'est-à-dire les choses qui nous
concernent lorsque on réalise un assemblage de composants; ce sont essentiellement:
La rapidité, les niveaux logiques acceptés, les précautions à prendre pour les
interconnexions, la fiabilité, la consommation en énergie, les températures de
fonctionnement, les tolérances sur les tensions d'alimentations.

ENSP Dr A. M. CHANA LEMALE Page 68

 Architecture des ordinateurs

Le tableau suivant résume les principales caractéristiques de ces diverses

technologies. La rapidité et la consommation indiquée sont à peu-près ceux d'une
"porte" utilisable en externe.

La technologie ECL est difficile à utiliser: forte consommation de courant, double

source d'alimentation, nécessité d'adapter les interconnexions (la plupart des signaux
sont transmis de façon différentielle sur deux fils, et il faut placer des résistances en
bout de ligne pour absorber les réflexions d'onde dues à la rapidité d'évolution du
signal); elle est réservée aux applications spéciales nécessitant une grande rapidité.
De plus ses niveaux logiques ne sont pas compatibles avec les autres technologies,
qui respectent le standard TTL : toute interconnexion entre des circuits en ECL et des
circuits en d'autres technologies nécessite une interface d'adaptation.

La technologie TTL est d'usage très répandu ; elle se subdivise en de nombreuses

sous-familles qui diffèrent par la rapidité et la consommation; les deux principales
sont la sous famille S, rapide mais à forte consommation, et la famille LS, plus lente
mais à faible consommation.

La technologie nMOS fut une des premières à permettre une forte intégration
(microprocesseur sur une seule puce) ; elle est plutôt lente, mais ceci est surtout dû
au fait que c'est une technologie en voie d'extinction, que les laboratoires ne
cherchent plus à faire progresser, car elle est remplacée par la technologie CMOS
La technologie CMOS est la technologie la plus sollicitée actuellement; elle cumule
presque tous les avantages sur les technologies concurrentes: rapidité pouvant être
supérieure au TTL-S, consommation faible, tolérance considérable sur la tension
d'alimentation (la plupart des circuits CMOS fonctionnent correctement avec une
source d'alimentation de 3v à 6v), et surtout elle autorise une très forte intégration
(plusieurs millions de transistors sur une puce). C'est de plus une technologie qui

ENSP Dr A. M. CHANA LEMALE Page 69

 Architecture des ordinateurs

continue de progresser: elle n'a pas atteint, contrairement aux autres, le maximum de
ses possibilités. Un autre avantage du CMOS est la possibilité d'avoir des circuits qui
consomment une énergie quasi-nulle lorsqu'on s'en sert très lentement (dissipation
statique nulle). Ceci permet de construire des appareils dont l'alimentation peut être
coupée en absence de sollicitation (passage en veille, "stand-by'').

ENSP Dr A. M. CHANA LEMALE Page 70