Electronique Numerique

Electronique Numérique
Electronique Numérique A. Oumnad 1

Famille des circuits Logique
Les circuits intégrés (logique) sont classés suivant leur caractéristiques et

performances électriques et leur technologies de fabrication
• La tension d’alimentation et Consommation

• Les niveaux logiques en entrée et en sorties
• Les courant en entrée et en sorties
• La température de fonctionnement
• Les performances dynamiques
• Technologie Bipolaire
• Technologie CMOS
• BiCMOS
Nomenclature Commerciale
La nomenclature commerciale doit permettre (facilement) de déterminer la

famille logique du circuit. Les constructeurs de circuit logiques ont
finalement commencé à utiliser une nomenclature unifiée
1 2 3 7 8
SN 74 LS 76 N
1 – Circuit normal ou ayant une spécification particulière.

SN=normal
2 – Série (température), 74=civile[0,70°], 54=militair e[-55,125°]
3 – Famille (Ici : Low power Schottky)
4,5,6 – On peut s’en passer pour le moment
7 – La référence du circuit : 76 = 2 bascules JK
8 – Boîtier : N = dual in line plastique

Suffixe pour différents boîtiers (package)

Exemples de boîtiers
SOP QFP DIP

SSOP TQFP PDIP
QSOP LQFP CDIP
MSOP MQFP
TSOP PQFP

Conventions pour tension et courants
I IL I IH
Vcc
H I IL
ICC VIH
IOL I IL IOH
VOL VOH
VIL
I IH
I IL

Modèle simplifié d’une porte Logique
Vcc
Vi1 Q1
Vi2
Logique Vo
Vin Q2
Q1 fermé : sortie au niveau haut

Q2 fermé : sortie au niveau bas
Q1 et Q2 fermés : interdit par la logique (court circuit)
Q1 et Q2 ouvert : sortie en haute impédance

Famille TTL : Transistor Transistor Logique
Utilise des transistors bipolaires.

S’alimente par 5V
constituée de plusieurs variantes :
74 : TTL Standard, Obsolète , (10ns, 10 mW)

74 H : High Speed, Obsolète , (6ns, 22 mW)
74 L : Low Power, Obsolète , (33ns, 1 mW)
74 S : Schottky, remplacée par AS , (3ns, 19 mW)
74 LS : Low Power Schottky, fortement utilisée pendant longtemps,
elle est maintenant en perte de vitesse (9.5ns, 2 mW)
74 AS : Advanced Schottky , (1.5ns, 8 mW)
74 ALS : Advanced Low Powe Schottky , (4ns, 1 mW)
74 F : Fast , rare (3.7ns, 5.5 mW)

Porte TTL élémentaire 7400
Vcc=5V Le transistor Q1 ne fonctionne pas en
transistor mais seulement comme trois
R2
R1
1.6K
R4 diodes reliée par leurs anodes
4K 130Ω
Vi1=Vi2=0 VB1 = 0.7V
B3 Q3
B1 Q2 et Q4 bloqués
E1 B2 D3
Vi1 Q2
Vi2
Q1
C1 Vo Q3 conduit et la sortie est de
E2
B4 Q4 l’ordre de 3.8 à 4 Volts
R3 Vi1 = Vi2 = 5V, si les jonctions B1-Ei
1K
conduisent VB1=5.7V c’est trop
pour les 3 jonctions en série
Vcc Les jonctions B1-C1, B2-E2 et
14 13 12 11 10 9 8 B4-E4 conduisent VB1= 2.1V
les jonction d’entrée bloquées
Q2,Q4 saturé, VB3=0.9V Q3
bloqué la sortie est de l’ordre
1 2 3 4 5 6 7
GND
de 0.2V

Sortie Totem Pole

Caractéristique de transfert
Si on fait varier la tensions d’entrée entre 0 et

5V. On obtient la caractéristique de la porte.
D’après cette courbe on peut essayer de
Vo déterminer les niveaux logiques :
4
3 Niveau bas en entrée : [0V-1.2V]

Niveau Haut en entrée : [1.3V-5VV]
2
Niveau bas en sortie : 0.2V
1 Niveau haut en sortie : [2.8V – 4V]
0.4
1 2 3 4 Vi

Dans la pratique
Si on trace cette caractéristique

• Pour plusieurs circuits 7400,
• Pour le même Circuit mais à différentes températures
• Pour le même Circuit mais à différentes charges
On obtient une dispersion des courbes
Vo
4
3
Il faut donc prendre une
2
MARGE de sécurité
0.4
1 3 4 5 Vi
2

Niveau logique TTL en entrée
C’est nous qui appliquons les tension d’entrée,

C’est à nous d’éviter la zone de transition qui peut introduire des erreurs
Vo
4
VILmax = 0.8 V
3
VIHmin = 2 V
2
0.4
1 3 4 5 Vi
Bas 2
Haut
VILmax VIHmin

Les niveaux de sortie
La tension et le courant de SORTIE dépendent de la charge branchée à la

sortie de la porte :
Si on demande trop de courant à Si on injecte trop de courant à une
une sortie au niveau haut, alors la sortie au niveau bas, alors la
tension de sortie baisse tension de sortie monte
L H Vcc
Faible Faible
IOH charge charge
H L
IOL

Niveau logique TTL en Sortie
VOLmax = 0.4 V
Vo VOHmin = 2.4 V
4
Haut
3
VOHmin 2.4
2
Zone interdite
1
VOLmax 0.4
Bas
1 3 4 5 Vi
2

Niveaux logique de la famille TTL 5V (récap)
5 5
haut
haut
2.4
2
0.8
Bas 0.4
0 Bas
0

Immunité au bruit
Les signaux issus de la porte A doivent être

interprétés correctement par la porte B
5 5
haut Marge de
haut
sécurité
2.4
2
A B
0.8
0.4
Bas 0 Marge de
0 Bas
sécurité
Immunité au bruit : ∆VN = 0.4 V

Autre façon de Voir l’immunité au bruit
Impulsion
parasite
2.4
2
VIHmin
0.8
0.4 VILmax
t

Les courants d’entrée
Niveau Haut
IIH
IIL
Niveau Bas
IILmax = 1.6 mA IIHmax = 40 µA

Les courants de sortie
Le courant de sortie dépend de la charge branchée à la sortie :

Une ou plusieurs portes
Charge résistive ou autre
IIL IIH
I0H
I0L IIL I0H IIH
IIL IIH V0H

V0L V0H
[0V - 0.4V] IIL IIH
[2.4V - 4V]
Si IOL augmente Si IOH augmente

Alors VOL augmente Alors VOL diminue
Risque de dépasser 0.4 V Risque de passer en dessous de 2.4 V
Ne sera plus interprétée Ne sera plus interprétée
Comme niveau bas Comme niveau haut

Courant de Sortie fam TTL
Les constructeurs garantissent que dans le cas le plus

défavorable :
Niveau Bas : la tension de sortie VOL reste inférieure à

VOLmax = 0.4 V tant que le courant de sortie IOL (injécté
dans la porte) reste inférieur à 16 mA
Niveau Haut : la tension de sortie VOH reste supérieure

à VOHmin = 2.4 V tant que le courant de sortie IOH
(fourni par la porte) reste inférieur à 0.4 mA

Les courants de la famille TTL
5
5
IIHmax = 40 µA IOLmax = 16 mA
haut haut
2.4
2
0.8 IILmax = 1.6 mA IOHmax = 0.4 mA

Bas 0.4
0 Bas
0

Sortance
La SORTANCE représente le nombre max de

portes que l’on peut brancher à la sortie d’une autre
porte sans dégrader les niveaux logiques
IILmax IIHmax
1.6mA 40µA
IOLmax IOHmax
16mA 1.6mA 0.4mA 40µA
1.6mA 40µA
V0L V0H
1.6mA 40µA
IOLmax IOHmax
Sortance = IILmax
= IIHmax
= 10

Puissance Dissipée
La porte ne consomme pas le même courant quand

sa sortie est au niveau haut et au niveau bas
5V
ICCHtyp = 1mA ICCLtyp = 3mA
Icc
La consommation augmente légèrement avec la fré fréquence

quence.. On peut
considé
consid érer la valeur de 10 mW valable jusqu ’à une fré
jusqu’à fréquence de 1 MHz

Comportement dynamique
Entrée
TPtyp = 10ns
Sortie
TPHL TPLH
TPHLtyp = 8ns TPLHtyp = 12ns

Porte collecteur Ouvert
Si la majorité des circuit TTL on des sortie totem-pole

Certains circuits ont des sorties Collecteur Ouvert
La partie haute du totem-pole a été supprimée
5V Si Q4 est conducteur, la sortie est au

niveau bas
Si Q4 est bloqué, la sortie est
déconnectée. Le niveau haut, peut
être obtenu par une résistante externe
Vi1 Q2 Vc
Vi2 Q1 Vo
Q4
Porte collecteur
Ouvert

Avantage des portes collecteur ouvert
La tension Vc peut aller jusqu’à 30v et le courant absorbé par

la porte peut aller jusqu’à 40 mA. Cela permet par exemple
de commander un Relais directement
On peur connecter deux sorties pour faire un ET câblé : Pour
que la sortie soit H, il faut que les deux sorties soit H
Vc
ET cablé

Porte à Sortie 3 états (Tristate)
3 niveaux logiques :
Niveau Bas (L)
Niveau Haut (H)
Niveau Haute Impédance (HZ)
5V
ComQH QH
ComQL sortie ComHZ

QL
ComHZ = 1 : fonctionnement
Étage de sortie normal : sortie 2 états
ComHZ = 0 : 2 transistors
bloqués, sortie déconnectée =
ComHZ haute impédance

TTL : Sorties 3 états (2)
Vcc=5V
R2
R1 R4
1.6K
4K 130Ω
Q3
Vi1 Q2 D3
Q1
Vi2 Vo
Vc Q4
R3
1K

Utilisation des circuits tristate
HZ Circuit 1
Seul le circuit qui est
sélectionné pour écrire
HZ Circuit 1 dans le bus doit être en
basse impédance, tous
les autres doivent être
Circuit 1
HZ déconnectés c.a.d en
haute impédance
BUS

Porte avec entrée Trigger de Schmitt
La caractéristique de transfert
comporte un hystérésis. Le seuil
de basculement H-L n’est pas le
même que le seuil de
Vo basculement L-H
4
2
Mise en forme des signaux,
1 retardateur d'impulsions,
Vi élargisseur d'impulsions,
0.4 0.8 1.2 1.6 2 oscillateurs

Mise en forme des signaux
Oscillations
Basculement
Signal variant lentement instantané

TTL Schottky et Low Power Schottky
Vcc=5V Vcc=5V
R2 R6 R1 R2 R3
900Ω 50Ω 20K 8K 120Ω
R1
2.8K Q3 Q3
74LS00
Q4 Q4
74S00
Q1 Q2
D1
R5 Vi1 R7 4k
3.5k Vo Q1
Vi1 Vi2
R4 Vo
Q6 D2 Q5
Vi2
R3 R4 12k
R5 R6
500Ω 250Ω D4 1.5k 3k
D1 D2 D3
Q5 Q2
Ces technologies utilise des diodes et des transistors Schottky qui on

la particularité de ne pas se saturer et de commuter plus
rapidement. En baissant la valeur des résistance sur la 74S, on
accélère la commutation mai on augmente la consommation

Quelques courbes
VOH
VOL

Tableau comparatif
74 74S 74LS 74AS 74ALS

VILmax 0.8 0.8 0.8 0.8 0.8
VIHmin 2 2 2 2 2
VOLmax 0.4 0.5 0.5 0.5 0.5
VOHmin 2.4 2.7 2.7 2.7 2.5
Tp (ns) 10 3 9.5 1.5 4
Pd (mW) 10 19 2 8.5 1
IILmax (mA) 1.6 2 0.4 0.5 0.2
IIHmax (µA) 40 50 20 20 20
IOLmax (mA) 16 20 8 8 8
IOHmax (mA) 0.4 1 0.4 2 0.4
Fmax (Mhz) 35 125 40 200 70

Famille CMOS (MOS Complémentaire)
Fabriquée avec des MOS à enrichissement canal N et canal P

Consommation quasi nulle en basse fréquence
A l’origine très lente (série 4000), aujourd’hui, on sait fabriquer
des circuit CMOS rapide
Souplesse d’alimentation 3V < Us=Vdd-Vss < 18
Meilleure immunité au bruit
ID ID
D D
G B G B
V GB
S
V GB S
VTH =1V VTH = -1V
VGS < VTH OFF , R =1010 Ω V GS > VTH OFF , R =1010 Ω
VGS >> VTH ON , R = qq 100enes Ω

V GS << VTH ON , R = qq 100enes Ω

Structure de la porte élémentaire
VDD
Q1
P Vo
Vi Vo
Vdd
n
Q2
VSS
Vss Vi
Vss = 0 pour simplifier Vss VT Vdd
Vi=0, VGS1=-Vdd, VGS2=0,
Q1:ON, Q2:OFF, Vo=Vdd
Vi=Vdd, VGS1=0, VGS2=Vdd,

Q1:OFF, Q2:ON, Vo=0

Porte portes logiques
VDD VDD
Q1
Vi1
Vi1 Q1 Q2
Vo Q2
Vi2
Vi2
Q3 Vo
Q3 Q4
Q4
VSS VSS
Donner la fonction
logique des deux
circuits

Niveaux logiques
Vo
Vdd
∆Vo H
Io < 1µA : ∆Vo = 0.05V

Io > 1 µA : voir courbes
∆Vo L Vi
0 Bas Haut
VT Vdd
∆Vi ∆Vi
∆Vi = 30% US

Courants de la famille CMOS
VDD
Le courant d’entrée est nul car on attaque sur des Q1

grilles isolées
Le courant de sortie circule à travers la résistance Vi Vo
RDSON du MOS conducteur. Q2
La chute de tension dans cette résistance fait que
VO dépend fortement de IO
VSS
VOH VOL Vdd

Vdd=5v Vss=masse
charge
5 5 25°
4 Vdd 4 IOL
3 3 VOL
VOH
2 25°
IOH 2
1 1
charge
IOH IOL
1 2 3 4 5 6 7 8 mA 1 2 3 4 5 mA

Niveaux logique de la famille CMOS-B
Vo
Vdd
Vdd
30% haut
30% Bas
Vss Io
Vss

Immunité au bruit
Les signaux issus de la porte A doivent être interprétés correctement par la porte B
5 haut haut 5
Marge de
sécurité
A B
Marge de
sécurité
0 Bas Bas 0
Immunité au bruit : ∆VN = ∆Vi - ∆Vo

On peut augmenter l’immunité en augmentant l’alimentation
Sortance
La sortance n’est pas limitée par les courants puisque

le courant d’entrée des portes CMOS est nul.
Mais chaque porte branchée ajoute sa capacité (7.5
pF) qui augmente la capacité de charge ce qui
détériore le temps de propagation
Dans la pratique, on évite de dépasser une sortance
de 50

Comportement dynamique
Le temps de propagation dépend du circuit RC constitué de RDS

et de la capacité de charge
A chaque basculement, il faut charger ou décharger C à travers
la résistance RDS. (τ = RDS C)
Il faut Diminuer C et augmenter VDD (pour diminuer RDS)
t p(ns)
200
T=25°C
5V
VDD
10V
100
RDS
Ccharge
15V
C L(pF)
100 200

Consommation
En statique la porte ne consomme rien un des deux transistors

est bloqué
Quand Vi = VT (basculement), les deux transistors conduisent
simultanément et un courant circule entre Vdd et la masse
En haute fréquence, on a beaucoup de basculement, donc la
consommation augmente
P(mw)
Vo
1.5
Idd
0.5
Vi f(Hz)
1k 10k 100k 1M

Quelques Variantes de la famille CMOS
Serie 4000 : CMOS standard (l'ancêtre)

74C : série 4000 avec brochage TTL
74AC : advanced CMOS
74ACT : advanced CMOS compatible TTL
74HC : High-Speed CMOS Logic
74HCT : High-Speed CMOS Logic compatible TTL
74AHC : Advanced High-Speed CMOS Logic
74AHCT : Advances High-Speed CMOS Logic compatible TTL
74BCT : BiCMOS technology
74ABT : Advanced BiCMOS
74LV : Low Voltage HCMOS Technology
74LVC : Low Voltage CMOS
74ALVC : Advanced Low Voltage CMOS
74LVT : Low Voltage Technology
74ALVT : Advanced Low Voltage Technology
74ALB : Advanced Low voltage BiCMOS
74CBTLV : Low Voltage Bus Switches (Crossbar technology)

Pinout de la famille 74C
Les circuit la famille 74C sont les même

que les circuit de la série 4000 sauf qu’il
ont le même brochage que la famille TTL
Vcc Vcc
14 13 12 11 10 9 8 14 13 12 11 10 9 8
1 2 3 4 5 6 7 1 2 3 4 5 6 7
GND GND
7400 CD 4011
74C00
74xx00

Les famille High Speed Cmos et Advanved CMOS
HC, HCT, AHC, AHCT, AC, ACT
Même structure que la famille CMOS

Transistors à grille silicium
Technologie de fabrication plus avancée 3, 2 et 1 µm
Capacité de grille plus faible → rapidité
Faible consommation comme la CMOS
Plus rapide, similaire TTL
Courant de sortie plus important → driving capability
Alimentation max ramenée à 6V

Famille BiCMOS : BCT, ABT …
Vcc Vcc
D1 D1
chute de
tension R1
R2
Q1
Q2
p
Vi Q3
M1
n contre Vo
inverseur
d'entrée réaction
Avantages de CMOS : Faible consommation, courant d’entrée nul

Avantage de Bipolaire : Courant de sortie important (Driving
capability)

Interface TTL-CMOS-TTL
5V
CMOS TLL
Aucune interface n’est nécessaire
CMOS TTL
5V
TTL CMOS
2kΩ
VOH garanti par TTL = 2.4V
insuffisant pour CMOS
TTL CMOS La résistance de pull up garanti
Niveau haut > 4.6V
Niveau bas < 0.4V

Les circuits
Combinatoires
Usuels

Les multiplexeurs
E0
E1
N S
E N-1
A0 A1 An-1
n
Choisir une voie parmi N

Le choix se fait par n entrées adresse
Il faut que 2n ≥ N
Multiplexeur 1 parmi 4
E0
E1
E2
S S = E 0 A0 A1 + E1 A0 A1 + E 2 A0 A1 + E 3 A0 A1
E3
A1 A0
E0
E1
E2 S
E3
A1 A0

Association de multiplexeurs
E0
E1 1/4
E2
E3
E4
E5 1/4
E6
E7
1/4
E8 S
E9 1/4
E 10
E 11
E 12
E 13 1/4
E 14
E 15
A0 A1 A2 A3

Sélectionner un mot parmi 4
S7
S6
S5
S4
7
S3
6 S2
5 S1
4
S0
3
A7 2
A6 1
A5 0
B7 A4
B6 A3
B5 A2
C7 B4 A1
C6 B3 A0
C5
MXR 1/4
B2
D7 C4 B1
D6 C3 B0
D5 C2
D
A 43 C1
D3 C0
D2
D1
D
A 03
N mots multiplexeurs 1/N A0

A1
M bits M multiplexeurs
Synthèse de fonctions combinatoires
ab F
00 0 0 0
01 1 1 1
Mux S= F
10 1 1 2 1/4
11 0 0 3
S1 S0
a b
La solution la plus simple mais pas la plus économique

consiste à utiliser un multiplexeur 1/2n pour réaliser une
fonction logique de n variables
On va voir qu’on peut mieux faire

Synthèse de fonctions combinatoires (2)
• Toute fonction logique de n variables est réalisable à l’aide

d’un multiplexeur à n-1 entrée de sélection.
• n-1 variables sont utilisées comme entrées de sélection du
multiplexeur. La variable restante (Z) sera utilisée comme
entrée du multiplexeur
• Il faut utiliser la table de vérité de la fonction pour définir
les valeurs (0, 1, Z ou Z) des entrées du multiplexeur
• Dans certain cas, et en fonction des variables qu’on choisit
pour la sélection, il est possible de réaliser à l’aide d’un
multiplexeur plus petit. Des méthodes de simplification
systématique existent, elles ne font pas l’objet de ce cours.

A B C D F F
0 0 0 0 0 F = B + AC + A D
D
0 0 0 1 1
0 0 1 0 0
D
0 0 1 1 1
D 0
0 1 0 0 1 D 1
1
0 1 0 1 1 1 2
1 3
0 1 1 0 1
1 1 4 MXR 1/8 F
0 1 1 1 1 5
0
1 0 0 0 1 1 6
1 7
1 0 0 1 1 1
1 0 1 0 0 S2 S1 S0
0
1 0 1 1 0
A B C(LSB)
1 1 0 0 1
1
1 1 0 1 1
1 1 1 0 1
1
1 1 1 1 1
Electronique Numérique A. Oumnad - Ecole Mohammadia d'Ingénieurs 62

A B C D F F F
0 0 0 0 0 Pour cet exemple, on peut pousser
D
0 0 0 1 1
D la simplification plus loin et utiliser
0 0 1 0 0
0 0 1 1 1
D
un multiplexeur ¼ avec seulement
0 1 0 0 1
1 2 entrées de sélection A,B
0 1 0 1 1
1
0 1 1 0 1
1 00
0 1 1 1 1
01
1 0 0 0 1 F
1
1 0 0 1 1 1 10
C
1 0 1 0 0 1 11
0
1 0 1 1 0
1 1 0 0 1
1
1 1 0 1 1
1
1 1 1 0 1
1
1 1 1 1 1
D C B A

Synthèse de fonctions combinatoires (exercice)
Compléter la figure ci-dessous pour réaliser le générateur

de parité caractérisé par la fonction F = A⊕ B ⊕C
1 MXR
1/4 F
2
3
A1 A0
C B A

Multiplexeur du commerce : exemple
E0 E 15
E1 S E 14
E2 E 13
E 12 74LS151
E3 74LS151 S
S E 11
E4 E 10
E5 E9
E6 E8 E
E7 S
E A2 A1 A0
E7
E6
E5
E4
E3 S
E=0 Multiplexeur
E2
E=1 S= 0 ∀ Ai et Ei E1
E0 E
S S
A3 A 2 A 1 A 0

Les démultiplexeurs
S0
S1
E N
SN-1
An-1 A1 A0
Aiguille l’entrée vers une des N sorties

Le choix se fait par n entrées adresse
Il faut que 2n ≥ N

Démultiplexeur 1 / 4
E E
S0 S0
S 0 = E A1 A0
S1 S1
S 1 = E A1 A0
S2 S2
S 2 = EA1 A0
S 3 = EA1 A0 S3 S3
A1 A0 A1 A0
Sortie non Sortie non

sélectionnée sélectionnée
=0 =1

Décodeur
Un décodeur est un démultiplexeur particulier

La sortie sélectionnée = 0
Les sorties non sélectionnées = 1
S0 S0
S1 S1
S2 S2
S3 S3
A1 A0 A1 A0

Décodeur / Démultiplexeur du commerce
S0
S1
S2
G0 S3
S4
S5
G1 S6
74154 S7
S8
S9
S 10
S 11
S 12
S 13
S 14
S 15
A3 A0 A 2 A 1
G1 G0
0 0 décodeur
0 entrée
Démultiplexeur
entrée 0
1 1 Inhibé : toutes les sorties = H

Les circuits d’identification : Comparateurs
a0
a1
On sait que deux nombres
A A=an…a3a2a1a0 et
an
S B=bn…b3b2b1b0 sont égaux
A=B S=1 si tous les bits de même
b0 A ≠B S=0 poids sont égaux.
b1
B L’élément de base est donc
bn
le comparateur élémentaire
de 2 bits :
a0 So
bi
b0 ai 0 1
a1 S1
0 1 0
b1 1 0 1
S
Si = ai bi + ai bi = ai ⊕ bi
an Sn a i
bn S
i
b i

Comparateur du commerce : 74LS85
A0
A1 Comparateur de 2 mots de 4 bits
A2
A3 A>B OA>B = H, OA=B = L, OA<B = L
74LS85
B0
B1
A<B OA<B = H, OA=B = L, OA>B = L
B2 A=B OA=B est connectée à IA=B
B3
IA>B OA>B pour les autres, sorties voir tableau
IA=B OA=B
IA<B OA<B

Cascadage des 74LS85
Pour comparer Deux mots de plus de 4 bits chacun :
- Pour le comparateur de plus faible poids :

IA<B= L, IA>B = L, IA=B= H
- Pour les autres, connecter les entrées de
cascadage aux sortie coresponsables
A0 A4 An-4
A1 A5 An-3
A2 A6 An-2
A3 A7 An-1
74LS85 74LS85 74LS85
B0 B4 Bn-4
B1 B5 Bn-3
B2 B6 Bn-2
B3 B7 Bn-1
1
IA=B OA=B IA=B OA=B IA=B OA=B
IA>B OA>B IA>B OA>B IA>B OA>B
IA<B OA<B IA<B OA<B IA<B OA<B
0

Les circuits Arithmétique : Additionneur
r n-2 r1 ro b i a i r i-1
a n-1 a2 a1 ao
b n-1 b2 b1 bo + Σ
r n-1 s n-1 s2 s1 so
ri si
b 3 a 3 b 2 a 2 b 1 a 1 b 0 a 0 re
Σ Σ Σ Σ
r2 r1 r0
r3 s 3 s 2 s 1 s 0

Additionneur élémentaire
bi ai bi ai
ri-1 00 01 11 10 Si ri-1 00 01 11 10 Ri
0 0 1 0 1 0 0 0 1 0
1 1 0 1 0 1 0 1 1 1
( ) (
si = ri −1 ai bi + ai bi + ri −1 ai bi + ai bi ) ri = ai bi + ai bi ri −1 + ai bi ri −1
si = ri −1 ai ⊕ bi + ri −1 ai ⊕ bi ri = ai bi + ri −1 (ai ⊕ bi )
si = ai ⊕ bi ⊕ ri −1 bi a i r i-1
Half adder
full adder
r i si
Additionneur à retenue anticipée
Pour réduire le temps de calcul dû à la propagation de
la retenue, chaque étage calcule sa propre retenue
entrante sans attendre les étages précédents
b3 a 3 b2 a 2 b1 a 1 bo ao
re
calcul calcul calcul calcul
r3 r2 r1 r0
Σ Σ Σ Σ
r3 s3 s2 s1 so
Bloc de génération de la retenue
ri = ai bi + (ai + bi )ri −1
ai bi = Gi : Génération de la retenue : la retenue est générée localement

ai + bi = Pi : Propagation de la retenue : la retenue vient de l’étage de droite
ro = Go + Po re
r1 = G1 + P1 ro = G1 + P1G0 + P1P0 re
r2 = G2 + P2 r1 = G2 + P2G1 + P2P1G0 + P2P1P0 re
r3 = G3 + P3 r2 = G3 + P3G2 + P3P2G1 + P3P2P1G0 + P3P2P1P0re
Le temps de calcul de la
retenue est le même ∀ l’étage.
Il est égal à 3 temps de
propagation d’une porte

Exemple additionneurs du commerce
b3 a 3 b2 a 2 b1 a 1 bo ao
b1 bo a 1 a o re 74LS83
re
7482 calcul calcul calcul calcul
r3 r2 r1 r0
s1 s o
Σ Σ Σ Σ
r1
r3 s3 s2 s1 so
Additionneur
série 2 bits Additionneur à retenue
anticipée 4 bits

À étudier dans les cas C=0 et C=1
C
ao Re
Ao
So So
Bo bo
A1 a1
S1 S1
B1 b1
Σ
A2 a2
S2 S2
B2 b2
A3 a3
S3 S3
B3 b3 Rs
S4

Afficheurs 7 segments
a
f b
e c
d AC
a b c d e f g
a b c d e f g
CC
Se commandent Se commandent
par niveau haut par niveau bas
1 = allumé 0 = allumé

Décodeur BCD 7 segments – Cathode commune
a
f b
g
e
a = AC + AB + D + AC
c
d b = AB + C + AB
a c = B + A+ C
BA
DC
00 01 11 10 d = ABC + AC + AB + BC
00 1 0 1 1 e = AC + AB
01 0 1 1 0
f = CB + D + AB + AC
11 x x x x
10 1 1 x x g = BC + D + AB + BC

Pilotage des afficheur 7 segments
Vcd
Vcd
a
Décodeur
a b g b R R R
Décodeur R R R Décodeur a
a g b
R R R
b
g
g b a
g b a
g
Cathode Commune
Anode Commune Commande par niveau
Commande par haut, sortie totem-pole Cathode Commune
niveau bas Faible éclairement Commande par niveau
Décodeur à sortie Résistances internes au haut, sortie OC
totem-pole ou décodeur = simplicité Consommation même si
collecteur ouvert d’utilisation l’afficheur est éteint
V − V VOH ( I dn ) − VD V − V
R = cd D
R= R = cd D
I dn I dn I dn

Décodeurs BCD-7seg du commerce
A a A a 7446 /47 : commande par
B B
N b N
C
b niveau bas, Sortie collecteur
C c c
D D d
ouvert
d
e e 7448 : commande par niveau
LT f f haut. Résistances intégrées
g
BI
g 7449 : commande par niveau
RBI
BI/RBO
haut, sortie collecteur Ouvert
7446/47/48 7449 7446 : Vcdmax = 30 V
7447 : Vcdmax = 15 V
7449 : Vcdmax = 5 V
L’entrée RBI et la sortie RB0 permettent de ne pas afficher les zéros de gauche
N ≠ 0 , il est affiché et RBO = 1
0
RBI N = 0, l'afficheur est éteint et RBO = 0
1 N affiché ∀ sa valeur, RBO = 1
LT D C B A LT D C B A LT D C B A LT D C B A
RBI RBO RBI RBO RBI RBO RBI RBO
g f e d c b a g f e d c b a g f e d c b a g f e d c b a

Les circuits
Séquentiels
Usuels

Bascule RS
X X Y Q
Q 0 0 interdit
X Q
0 1 1
1 0 0
Q Y Q
Y 1 1 mémoire
S S R Q
Q S Q
0 0 mémoire
0 1 0
Q R Q 1 0 1
R 1 1 interdit

Bascule RSH
H=1 Table de vérité
H=0 mémoire

Bascule JK et JKH
La bascule JK lève l’indétermination du cas entrées = 00
J K Q
0 0 mémoire
0 1 0
1 0 1
1 1 basculement
H=1 Table de vérité
H=0 sorties inchangées

Les bascules réagissant sur front d’horloge
Bascule en permanence dans l’état Mémoire

sauf pendant les fronts de l’horloge
Deux techniques :
Utiliser un détecteur de front sur l’entrée horloge
Utiliser une structure Maître Esclave

Bascule JK avec détecteur de Front descendant
J Q
H Détecteur
De front
H’
K Q
H’
H J K Q
0 0 mémoire
0 1 0
1 0 1
1 1 basculement

Exemples de détecteurs de front
On exploite le retard
élémentaire des
portes logiques

Bascule RS Maître Esclave
H S R Q
0 0 mémoire
0 1 0
1 0 1
1 1 indéterminé
Maître transparent Maître Opaque

Esclave Opaque Esclave Transparent

Bascule JK Maître Esclave
H S R Q
0 0 mémoire
0 1 0
1 0 1
1 1 basculement
Maître transparent Maître Opaque

Esclave Opaque Esclave Transparent

Convention de dessin
J Q J Q
H H
K Q K Q
Bascule réagissant sur Bascule réagissant sur

niveau haut de H (latch) niveau bas de H (latch)
J Q J Q
H H
K Q K Q
Bascule réagissant sur Bascule réagissant sur

front montant de H front descendant de H

Bascule D
D Q D Q
H H
Q Q
H = 1 : Q suit D Pendant le front descendant de

H = 0 : Q reste bloqué : H, Q prend la valeur de D et la
état mémoire garde jusqu’au prochain front
D D
H H
Q Q

Entrée de forçage Clear et Preset
L’entrée C force la sortie à 0 ∀ J, K, H

L’entrée P force la sortie à 1 ∀ J, K, H
Il ne faut pas activer C et P simultanément
P P
J Q J Q
H H
K Q K
Q
C C
C et P actifs au C et P actifs au
niveau bas niveau haut

Anti-rebond pour interrupteur Bipolaire

Anti-rebond pour bouton poussoir
• Dessiner les signaux VA et VB sachant que chaque fois que l’on appuie
sur le bouton poussoir celui-ci rebondit 4 fois, avec une période
moyenne des rebonds égal à 1 ms.
Vcc=5V
R=10k TTL
0.8/1.7
A B
C=0.5µF

Les Registres

Registres
A0 D Q Q0
H Un registre est une association de
N bascules réalisant la fonction de
A1 D Q Q1 mémoire N bits
H
A2
Au front d’horloge, l’information
D Q Q2
A3A2A1A0 est copiée dans
H
Q3Q2Q1Q0 et y reste jusqu’au
A3 D Q Q3
prochain front
H H

Registre Latch
A0 D Q Q0
H
Tant que l’horloge est à 1, les
A1 D Q Q1
sortie Q suivent les entrée A
H
Quand l’horloge passe à zéros, les
A2 D Q Q2 sorties Q restent bloquées
H (mémoire) jusqu’à ce que l’horloge
passe de nouveau à 1
A3 D Q Q3
H H

Exemple de registre commercialisé

Registres à décalage
A chaque coup d’horloge, le contenu d’une bascule est remplacé par celui de la
bascule à sa gauche tous les bits sont alors décalés vers la droite
ES constitue l’entrée série,
ABCD constituent les sorties parallèle,
SS est la sorties série
A B C D (SS)
ES
D Q D Q D Q D Q
Clk Clk Clk Clk

Clk
A B C D
(SS)
ES J/S Q J/S Q J/S Q J/S Q
Clk Clk Clk Clk

K/R Q K/R Q K/R Q K/R Q
Clk

Registre à décalage avec chargement parallèle synchrone
QA QB QC QD SS
S/L
1
ES D Q D Q D Q D Q
0
H H H H
A B C D
ES : Entrée séries
A B C D : entrées parallèles H
QA QB QC QD : sorties parallèles
SS : sorties série S/L
S/L : entrée de control :
S/L = 1 : décalage Chargement décalage
S/L = 0 : chargement parallèle
synchrone (au coup d’horloge)

Registre à décalage avec chargement parallèle asynchrone
QA QB QC QD SS
ES D P Q D P Q D P Q D P Q
H H H H
C C C C
H
S/L
A B C D
S/L = 0 chargement parallèle sans attendre le coup d’horloge
S/L = 1 ⇒ C = P = 1 ⇒ bscules libres ⇒ décalage

S/L = 0 ⇒ C = A, P = A
Si A = 0 ⇒ C = 0, P = 1, ràz de la bascule ⇔ chargement de A
Si A = 1 ⇒ C = 1, P = 0, ràu de la bascule ⇔ chargement de A

Synchronisation du chargement sur l’autre front de l’horloge
QA QB QC QD SS
ES D P Q D P Q D P Q D P Q
H H H H
C C C C
H
H Q
S/L D Q
A B C D
Le décalage se fait sur les fronts montants de H

Le chargement se fait sur le front descendant de H qui
suit le passage à 0 du signal S/L
Quand S/L repasse à 1, le registre repasse en mode
décalage au front descendant de H suivant
Registre à décalage bidirectionnel
QA QB QC QD
ESD
ESG MXR D Q MXR D Q MXR D Q MXR D Q

H H H H
H
Dir
ESG : entrée série gauche

ESD : entrée série droite
Dir = 0 ⇒ décalage à gauche
Dir = 1 ⇒ décalage à droite

Registre à décalage Universel
QA QB QC QD
ESD
ESG D Q MXR D Q MXR D Q MXR D Q

MXR MXR MXR MXR
H H H H
H
SL0
SL1
A B C D
SL1 SL0
0 0 Décalage à gauche
0 1 Décalage à droite
1 0 Chargement parallèle synchrone
1 1 Non utilisé

Registre à décalage Universel (2)
QA QB QC QD
ESD
ESG D Q D Q D Q D Q
MXR MXR MXR MXR
H H H H
H
SL1
SL0
A B C D

Les Compteurs
Asynchrones

Compteur Asynchrone
A(lsb) B C D
1 J Q 1 J Q 1 J Q 1 J Q
H H H H H
1 K Q 1 K Q 1 K Q 1 K Q
J=K=1 Basculement à chaque coup d’horloge
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
A
B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0
C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0
Décimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1

Pourquoi asynchrone ?
Les bascules ne changent pas toutes en même temps.
Chaque bascule change un temps de propagation après la
bascule précédente ce qui engendre des états transitoires
États transitoires
7 6 4 0 8
A
B
C
D
Tp Tp Tp

Décompteur asynchrone
A B C D
1 J Q 1 J Q 1 J Q 1 J Q
H H H H H
1 K Q 1 K Q 1 K Q 1 Q
A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0
B 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0
C 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0
D 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0
Décimal 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Décompteur , autre méthode
A B C D
1 J Q 1 J Q 1 J Q 1 J Q
H H H H H
1 K Q 1 K Q 1 K Q 1 K Q
A B C D
D C B A D C B A
0 0 0 0 0 1 1 1 1 15
1 0 0 0 1 1 1 1 0 14
2 0 0 1 0 1 1 0 1 13
3 0 0 1 1 1 1 0 0 12
4 0 1 0 0 1 0 1 1 11
5 0 1 0 1 1 0 1 0 10
6 0 1 1 0 1 0 0 1 9
7 0 1 1 1 1 0 0 0 8
8 1 0 0 0 0 1 1 1 7
9 1 0 0 1 0 1 1 0 6
10 1 0 1 0 0 1 0 1 5
11 1 0 1 1 0 1 0 0 4
12 1 1 0 0 0 0 1 1 3
13 1 1 0 1 0 0 1 0 2
14 1 1 1 0 0 0 0 1 1
15 1 1 1 1 0 0 0 0 0

Compteur décompteur Asynchrone
Q0 Q1 Q2 Q3
0 0 0
1 J Q 1 J Q 1 J Q 1 J Q
H H
MXR
H
MXR
H
MXR
H
1 K Q̅ 1
1 K Q̅ 1
1 K Q̅ 1
1 K Q̅
Dir
Au changement de direction, si Q=1, le passage à Q̅ génère un

front descendant provoquant un changement d’état de la
bascule suivante ce qui peut être indésirable.

Compteur Décompteur Asynchrone
J Q
J Q
CLK J Q
CLK J Q
K Q CLK
K Q CLK
K Q
K Q
DIR

Compteur décompteur Asynchrone Amélioré
L’idée est de mettre les bascules en mode mémoire (J = K = 0)

pendant le basculement des horloges entre Q et Q̅
Q0 Q1 Q2 Q3
0 0 0
J Q J Q J Q J Q
H H
MXR
H
MXR
H
MXR
H
K Q 1 K Q 1 K Q 1 K Q
Dir
H123
Détecteur de front
Dir
J/K

Compteur modulo N
Compteur n bits Compteur modulo 2n
Compteur modulo N < 2n Détecter N et ràz le

Compteur
Détecteur
de N
H Compteur n bits
C

Compteur modulo 10 : Décade
On détecte le 10 = 1 0 1 0 et on s’en
sert pour remettre le compteur à 0
D C B A
Compteur 4 bits H
C

Division de fréquence
1 J Q
Une bascule divise H
H
la fréquence par 2 Q
1 K
Une compteur modulo N … f/N

divise la fréquence par N
f Compteur
Fréquence du MSB = H
modulo N
fréquence de l’horloge / N
ràz ràz
0 1 2 3 4 0 1 2 3 4 0 1
Compteur
modulo 5

Mise en cascade des compteur asynchrones
… … …
Compteur Compteur Compteur

H
i+2 i+1 i
Le MSB du compteur i est appliqué à

l’horloge du compteur i+1 (suivant)
Chaque fois qu’un compteur repasse à 0,

le compteur suivant est incrémenté

Compteur BCD
0 0
0 1
0 2
0 3
0 4 On obtient un compteur
0 5
0 6 BCD en cascadant des
0 7 compteurs modulo 10
0 8
0 9
1 0
1 1
1 2
1 3 Dizaines Unités
1 4
1 5
1 6 D C B A D C B A
1 7 Décade Décade H
1 8
1 9
2 0
2 1
... ...

Le compteur Binaire 74LS93
QA HB QB QC QD
1
J Q Conteur
HA
Binaire 3 bits
1 K C C
RàZ

La décade Asynchrone 74LS90
QA HB QB QC QD
1 P PD
J Q Compteur
HA
Modulo 5
1 K C C
RàZ Rà9

Horloge secondes , minutes Heures
Décodeur Décodeur Décodeur Décodeur Décodeur Décodeur

BCD-7seg BCD-7seg BCD-7seg BCD-7seg BCD-7seg BCD-7seg
D C B A D C B A D C B A D C B A D C B A D C B A
C C C C C C
Compteur des heures Compteur des minutes Compteur des secondes

modulo 24 modulo 60 modulo 60
Donner le détail des compteurs et leur interconnexion Horloge

1 seconde

Les
Compteurs
Synchrones

Le principe des compteurs synchrones
Toutes les bascules reçoivent la même horloge
Au coup d’horloge, toutes les bascules changent en

même temps Pas d’états transitoires
A B C D
? J Q ? J Q ? J Q ? J Q
H H H H
? K ? K ? K ? K
Q̅ Q̅ Q̅ Q̅
H
Que doit on faire des J et des K pour que ça compte ?

Compteur synchrone suite
On connaît la séquence de comptage, donc,

Au coup d’horloge, on sait pour chaque bascule si
elle doit changer d’état ou non,
On en déduit le J et le K qu’il faut lui appliquer
Pour ça, on utilise la table des transitions
H Q n Q J K J K
n+1
0 0
0 0 0 1 0 x
0 1 1
1 1 1 x
0
1 1 1
0 0 1 x 1
1 0 0
1 x 0
1 0

Synthèse d’un compteur Synchrone 4 bits
D C B A JA KA JB KB JC KC JD KD
0 0 0 0 0 1 x 0 x 0 x 0 x
1 0 0 0 1 x 1 1 x 0 x 0 x
2 0 0 1 0 1 x x 0 0 x 0 x
3 0 0 1 1 x 1 x 1 1 x 0 x
4 0 1 0 0 1 x 0 x x 0 0 x
5 0 1 0 1 x 1 1 x x 0 0 x
6 0 1 1 0 1 x x 0 x 0 0 x
7 0 1 1 1 x 1 x 1 x 1 1 x
8 1 0 0 0 1 x 0 x 0 x x 0
9 1 0 0 1 x 1 1 x 0 x x 0
10 1 0 1 0 1 x x 0 0 x x 0
11 1 0 1 1 x 1 x 1 1 x x 0
12 1 1 0 0 1 x 0 x x 0 x 0
13 1 1 0 1 x 1 1 x x 0 x 0
14 1 1 1 0 1 x x 0 x 0 x 0
15 1 1 1 1 x 1 x 1 x 1 x 1

Synthèse d’un compteur Synchrone 4 bits (suite)
On utilisant les tables de Karnaugh, on obtient :
JA = 1 JB = A JC = AB JD = ABC
KA = 1 KB= A KC = AB KD = ABC
A B C D
1 J Q J Q J Q J Q
H H H H
1 K Q K Q K Q K Q
H

Synthèse d’un décompteur Synchrone 4 bits
Avec une étude similaire, on obtient :
JA = 1 JB = A JC = A B JD = A B C
KA = 1 KB = A KC = A B KD = A B C
A B C D
1 J Q J Q J Q J Q
H H H H
1 K Q K Q K Q K Q
H

Compteur décompteur Synchrone
A B C D
DIR
J Q J Q J Q J Q
0 0 0
1 H M H M H M H
1 1 1
K Q K Q K Q K Q
CLR
MXR

Compteur décompteur Synchrone avec RAZ
DIR A B C D
J Q J Q J J
0 0
Q Q
0
1 H M H M H M H
1 1 1
K Q K Q K Q K Q
H
CLR
MXR

Compteur décompteur Synchrone bis
A
B C D
J Q
J Q J Q J Q
CLK
CLK CLK CLK
K Q
K Q K Q K Q
CLk
Dir

avec chargement parallèle Asynchrone
QA QB QC QD
DIR
J Q J Q J Q J Q
0 0 0
1 H M H M H M H
1 1 1
K Q K Q K Q K Q
C P C P C P C P
H
A B C D

Synthèse d’une décade Synchrone
D C B A JA KA JB KB JC KC JD KD
0 0 0 0 0 1 x 0 x 0 x 0 x
1 0 0 0 1 x 1 1 x 0 x 0 x JA = 1 KA = 1
2 0 0 1 0 1 x x 0 0 x 0 x
3 0 0 1 1 x 1 x 1 1 x 0 x JB=AD̅ KB = A
4 0 1 0 0 1 x 0 x x 0 0 x
5 0 1 0 1 x 1 1 x x 0 0 x
JC = AB KC = AB
6 0 1 1 0 1 x x 0 x 0 0 x
7 0 1 1 1 x 1 x 1 x 1 1 x
8 1 0 0 0 1 x 0 x 0 x x 0 JD = ABC KD = A
9 1 0 0 1 x 1 0 x 0 x x 1
A B C D
1 J Q J Q J Q J Q
H H H H
1 K Q K Q K Q K Q
H

Mise en cascade des compteurs synchrones
D C B A D C B A D C B A D C B A
CTR3 CTR2 CTR1 CTR0

H
La mise en cascade doit être synchrone. Tous les

compteurs doivent recevoir la même Horloge
Dans ces conditions, tous les compteurs fonctionneront

simultanément et on n’aura pas le comptage désiré.
Il faut qu’un compteur ne s’incrémente que

pendant le débordement du compteur précédent.

Mise en cascade des compteurs synchrones (2)
On va rajouter à chaque compteur une entrée de

validation V et une sortie de retenue R
L’entrée de validation V permettra de le contrôler :

V=1 Comptage, V=0 arrêt
La sortie de retenue R passe à 1 pour indiquer au

compteur suivant qu’il peut s’incrémenter

Compteur Synchrone avec E/S de cascadage
R DCBA V R DCBA V R DCBA V R DCBA V 1
CTR3 CTR2 CTR1 CTR0

H
Un compteur ne doit s’incrémenter que si tous les

compteurs qui sont à sa droite sont à 9.
Autrement dit un compter ne doit valider le
compteur suivant (R=1) que si lui même contient
9 et il reçoit V=1 (le précédent = 9)
R = 1 quand (DCBA=9) ET V=1

Compteur Synchrone 4 bits avec E/S de cascadage
A B C D
R
V
J Q J Q J Q J Q
H H H H
K Q K Q K Q K Q
H

décade Synchrone avec E/S de cascadage
A B C D
R
V
J Q J Q J Q J Q
H H H H
K Q K Q K Q K Q
H

Compteur Synchrone à base de bascule D
Faire l’étude d’un compteur Synchrone 4 bits à base

de bascules D
D C B A DD DC DB DA
0 0 0 0 0 0 0 1
0 0 0 1 0 0 1 0
0 0 1 0 0 0 1 1
0
0
0
1
1
0
1
0
0 1 0 0
0 1 0 1
• DA = A̅
0 1 0 1 0 1 1 0 • DB = B ⊕ A
0
0
1
1
1
1
0
1
0 1 1 1
1 0 0 0
• DC = C ⊕ (AB)
1 0 0 0 1 0 0 1 • DD = D ⊕ (ABC)
1 0 0 1 1 0 1 0
1 0 1 0 1 0 1 1
1 0 1 1 1 1 0 0
1 1 0 0 1 1 0 1
1 1 0 1 1 1 1 0
1 1 1 0 1 1 1 1
1 1 1 1 0 0 0 0

Compteur Synchrone à base de bascule D (2)
D Q D Q D Q D Q
CLK CLK CLK CLK
Q Q Q Q

Décompteur Synchrone à base de bascule D
• Faire l’étude d’un décompteur Synchrone 4 bits à

base de bascules D
D C B A DD DC DB DA
0 0 0 0 1 1 1 1
0 0 0 1 0 0 0 0
0 0 1 0 0 0 0 1
0 0 1 1 0 0 1 0
0 1 0 0 0 0 1 1
0 1 0 1 0 1 0 0 • DA = A̅
0 1 1 0 0 1 0 1 • DB = B ⊕ A̅
DC = C ⊕ (A̅ B̅)
0 1 1 1 0 1 1 0
1 0 0 0 0 1 1 1 •
1 0 0 1 1 0 0 0 • DD = D ⊕ (A̅ B̅ C̅ )
1 0 1 0 1 0 0 1
1 0 1 1 1 0 1 0
1 1 0 0 1 0 1 1
1 1 0 1 1 1 0 0
1 1 1 0 1 1 0 1
1 1 1 1 1 1 1 0

Décompteur Synchrone à bascules D
D A Q D B Q D C Q
D D Q
CLK CLK CLK
CLK
Q Q Q
Q
H

D Q
D Q D Q D Q
CLK
CLK CLK CLK
Q
Q Q Q
CLK
u/d

Electronique Numerique

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Electronique Numerique

Transféré par

Droits d'auteur :

Formats disponibles

Electronique Numérique

Electronique Numérique A. Oumnad 1

Les circuits intégrés (logique) sont classés suivant leur caractéristiques et

• La tension d’alimentation et Consommation

La nomenclature commerciale doit permettre (facilement) de déterminer la

1 – Circuit normal ou ayant une spécification particulière.

Electronique Numérique A. Oumnad 3

Electronique Numérique A. Oumnad 4

SOP QFP DIP

Electronique Numérique A. Oumnad 5

Electronique Numérique A. Oumnad 6

Q1 fermé : sortie au niveau haut

Electronique Numérique A. Oumnad 7

Utilise des transistors bipolaires.

74 : TTL Standard, Obsolète , (10ns, 10 mW)

Electronique Numérique A. Oumnad 8

Electronique Numérique A. Oumnad 9

Electronique Numérique A. Oumnad 10

Si on fait varier la tensions d’entrée entre 0 et

3 Niveau bas en entrée : [0V-1.2V]

Electronique Numérique A. Oumnad 11

Si on trace cette caractéristique

Electronique Numérique A. Oumnad 12

C’est nous qui appliquons les tension d’entrée,

Electronique Numérique A. Oumnad 13

La tension et le courant de SORTIE dépendent de la charge branchée à la

Electronique Numérique A. Oumnad 14

Electronique Numérique A. Oumnad 15

Electronique Numérique A. Oumnad 16

Les signaux issus de la porte A doivent être

Immunité au bruit : ∆VN = 0.4 V

Electronique Numérique A. Oumnad 17

Electronique Numérique A. Oumnad 18

IILmax = 1.6 mA IIHmax = 40 µA

Electronique Numérique A. Oumnad 19

Le courant de sortie dépend de la charge branchée à la sortie :

IIL IIH V0H

Si IOL augmente Si IOH augmente

Electronique Numérique A. Oumnad 20

Les constructeurs garantissent que dans le cas le plus

Niveau Bas : la tension de sortie VOL reste inférieure à

Niveau Haut : la tension de sortie VOH reste supérieure

Electronique Numérique A. Oumnad 21

0.8 IILmax = 1.6 mA IOHmax = 0.4 mA

Electronique Numérique A. Oumnad 22

La SORTANCE représente le nombre max de

Electronique Numérique A. Oumnad 23

La porte ne consomme pas le même courant quand

La consommation augmente légèrement avec la fré fréquence

Electronique Numérique A. Oumnad 24

TPHLtyp = 8ns TPLHtyp = 12ns

Electronique Numérique A. Oumnad 25

Si la majorité des circuit TTL on des sortie totem-pole

5V Si Q4 est conducteur, la sortie est au

Electronique Numérique A. Oumnad 26

La tension Vc peut aller jusqu’à 30v et le courant absorbé par

Electronique Numérique A. Oumnad 27

ComQL sortie ComHZ

Electronique Numérique A. Oumnad 29

Electronique Numérique A. Oumnad 30

Electronique Numérique A. Oumnad 31

Electronique Numérique A. Oumnad 32

Electronique Numérique A. Oumnad 33