Module DSP (Digital Signal Processor) Année 2019/2020

TD 3
Gestion de la mémoire du DSP C6000
________________________________________________________

Exercice 1:
Le schéma en blocs de la mémoire du kit DSK6713 est présenté par la figure suivant:

Le plan d'adressage de la carte DSK6713 "memory map" est illustré comme suit:

Dr Abdellah SKOUDARLI Page 1

Module DSP (Digital Signal Processor) Année 2019/2020

1. Donner le rôle de chaque partie de la mémoire.

2. Quel est le rôle de l'EMIF?
3. Quelle est la taille maximale de la mémoire que peut adresser le DSP C6713 de TI
sachant qu'il possède un bus d'adresse de 32 bits.
4. Repérer sur la "memory map" les différentes parties: CE0, CE1, CE2 et CE3.
Ensuite, donner la taille maximale de chaque partie.
5. Quel est le rôle de la partie CPLD

Exercice 2:
On rappelle que chaque périphérique possède un ensemble de registres dédiés et de
signaux spécifiques pour sa gestion.
Compléter le tableau suivant par les différentes plages d'adresses de mémoire réservées
aux registres dédiés pour le bon fonctionnement des périphériques du DSP?
Plage d'adresses Taille Description du block mémoire
0180 0000 - ………………. 256 Ko Registres de l'EMIF
…………… -………………. 256 Ko Registres de contrôle de mémoire L2
…………… -………………. 256 Ko Registres de HPI
…………… -………………. 256 Ko Registres de McBSP0
…………… -………………. 256 Ko Registres de McBSP1
…………… -………………. 256 Ko Registres Timer 0
…………… -………………. 256 Ko Registres de Timer 1
…………… -………………. 256 Ko Registres de selection d'Interruptions
…………… -………………. 256 Ko Registres d' EDMA

Exercice 3:
On considère un système électronique à base de processeur DSP utilisant un champ
mémoire. Pour cela, une solution modulaire est adoptée qui consiste à utiliser plusieurs
modules. Une cartographie mémoire est conçue correspondant aux zones d'adresses
des différents modules. L'adressage adopté est divisé en deux parties:
 1 bit de poids fort pour sélectionner le boitier (module)
 15 bits de poids faibles pour sélectionner un mot dans un module.

Dr Abdellah SKOUDARLI Page 2

Module DSP (Digital Signal Processor) Année 2019/2020

Le champ mémoire est constitué de 4 circuits mémoires (modules) et d'un circuit

TMS320C32 pour la gestion de cet espace mémoire (voir figure). Chaque circuit
mémoire comprend:
 un bus d'adresses: A0, A1, …….A14,
 un bus de données: (I/O 7-0) de 8 bits
 et de deux signaux commande:
 Signal ̅̅̅̅̅ (Write Enable) permettant la lecture et l'écriture de la mémoire
 Signal ̅̅̅ (Chip select) permet la sélection du boîtier (circuit mémoire)

Le TMS320C32 est muni:

 d'un bus d'adresses: A0, A1, …….A14,
 des bus de données: D(31-24), D(23-16), D(15-8) et D(7-0),
 du signal
 et enfin des signaux ̅̅̅̅̅̅̅̅̅̅̅̅̅, ̅̅̅̅̅̅̅̅̅̅̅̅̅, ̅̅̅̅̅̅̅̅̅̅̅̅̅ et ̅̅̅̅̅̅̅̅̅̅̅̅̅ qui
permettent le décodage des bits de poids fort MSB de l'adresse A15.

1. Donner la taille de la mémoire de chaque boîtier (1 module).

2. Donner la taille de la mémoire globale (4 modules).
3. Donner la plage d'adresse globale.
4. Quel est l'avantage de cette organisation modulaire de la mémoire?
5. Proposer une solution pour avoir un accès mémoire de 16 bits et donner la plage
d'adresses dans ce cas.
6. De la même manière, proposer une solution pour un accès mémoire de 32 bits et
donner la plage d'adresses pour cette solution.
7. Peut-on utiliser ce système pour un accès de 8 bits? Si c'est oui expliquer si c'est
non proposer des modifications.

Dr Abdellah SKOUDARLI Page 3