Les communications srie

cours n5 LI326

Plan

Principe de la communication srie Le type de bus sries Le bus rs232 Le cas du pic16f877

Principe de la communication srie

Pour "transmettre" des donnes entre deux ordinateurs (ou priphrique) par des fils, on dispose de 2 modes: mode parallle tous les bits de donnes d'un mme caractre sont envoys en mme temps mode srie les bits de donnes sont envoys l'un aprs l'autre Actuellement : le mode srie est le plus utilis pour la communication avec les E/S, le mode parallle est confin sur le circuit imprim.

Diffrence : Srie / Parallle

Transmission parallle Transmission srie

Les bits sont envoys en parallle les caractres sont envoys en srie. a priori plus simple, mais tous les signaux doivent arriver en mme temps, c'est donc cher et difficile pour les grandes distances.

Les bits de chaque caractres sont envoys en srie. ncessite un srialiseur/dsrialiseur, mais tous les bits arrivent dans l'ordre cela semble plus long, mais on peut augmenter la frquence.

Port Parallle EPP (chronogramme)

dessins: http://sitelec.org/cours/abati/centronic.htm

Les bus sries

Il existe une trs grande varit car aucun bus nest universel. Il faut choisir en fonction :
de la distance entre les quipements (cm, m, km) du nombre dquipements relier du dbit de donnes (contrle ou data) de la consommation autorise (pile/secteur) de la fiabilit ncessaire (bruit) de la maintenabilit (hotplug) des contraintes temporelle (QoS) du catalogue disponible du cot (en gnrale, la bonne solution est trop chre) etc... Chaque bus existe en plusieurs versions, en gnral compatibles entre elles mais avec un rapport dbit / distance diffrent.

Quelques bus srie pour C

Le pic16f877 propose RS232, I2C et SPI natifs La carte pic des TME propose RS232(via USB), I2C, SPI

Diffrences technologiques
Half duplex ou Full duplex
transit dans un sens, les deux sens sparment ou en mme temps.

Horloge et Data mlangs ou spars

1 mme fil pour les donnes et lhorloge, ou 2 fils.

Signal diffrentiel ou simple

une donne utilise 2 fils de valeurs opposes ou 1 seul valant 0 ou 1.

Signal point--point ou buss

1 seul pilote par fil ou plusieurs pilotes par fil

Diffrences technologiques
RS232
full duplex, pas dhorloge 2 data (3 fils min : RX, TX, GND), signal non diffrentiel point point

I2C
half duplex horloge et data spar (3 fils : SDA, SCL, GND), signal non diffrentiel, buss

USB
half duplex horloge et data mlang (4 fils : VBUS, D+, D-, GND), signal diffrentiel point--point.

RS232 Principales caractristiques

Protocole des annes 60. Protocole simple et trs diffus. Faible dbit 10kbauds. Pas dhorloge: lmetteur et le rcepteur sentendent avant. Protocole handshake optionnel : CTS, RTS, ... Liaison point--point, pas de notion dadresse. Trame de donnes de 5 8 bits avec parit.

RS232 Cablage null-modem

RS232 dfinit deux types d'abonn : terminal et modem le cablage null-modem dfinit la communication entre 2 terminals au minimum 3 fils : TX, RX et GND on peut avoir besoin d'un convertisseur de niveaux lectriques : 0 logique : +8 +12V 1 logique : -8 -12V

RS232 Synchro metteur/rcepteur

Lmetteur transmet une frquence standardise (1200, 2400, 4800,...) Le rcepteur connait cette frquence, et sur-chantillonne pour rprer le bit start : deux chantillons 0. Le rcepteur a une petite marge derreur possible sur la frquence.

RS232 Schma de principe

metteur Rcepteur Parit
La trame est produite par un automate qui vide un registre dcalage La trame est lue par un automate qui remplit un registre dcalage Un bit supplmentaire qui signe la donne parit paire : le nombre de bit 1 de la donne est rendu pair grce au bit de parit. parit impaire : c'est le contraire

RS232 pic16f877 Comportement

Le bit SYNC du registre TXSTAT 0 et l'USART fonctionne dans le mode asynchrone standard, 10 (ou 11) bits sont transmis ou reus: 1 bit de START (toujours 0) 8 ou 9 bits de donne (LSB d'abord) 1 bits de STOP (toujours 1) La transmission se fait sur la broche RC6/TX et la rception sur RC7/RX La configuration et le controle du port se fait par TXSTA et RCSTA La vitesse de comm est fixe par le registre SPBRG et le bit TXSTA. BRGH La parit n'est pas gre d'une faon matrielle, elle peut tre gre par soft si son utilisation est ncessaire. L'accs au port en lecture ou criture se fait par les registres tampon RCREG et TXREG. La transmission et la rception se font par deux registres dcalage, un pour la transmission (TSR) et un pour la rception (RSR). L'accs au registres tampon peut se faire alors que les registres dcalage sont en train de transmettre/recevoir une donne. Le drapeau RCIF est positionn quand le port a termin une rception et TXIF est positionn quand le buffer de transmission TXREG est "vide".

RS232 pic16f877 Transmission

Le module USART en mode asynchrone :

RS232 pic16f877

Rception