Architecture

68332

06/06/02

LE 68332
LE 68332 .................................................................................................................................................................... 1
ELMENTS SUR LE MICROCONTRLEUR 68332.......................................................................................................... 2
SYSTEM INTEGRATION MODULE (SIM) ..................................................................................................................... 2
QUEUED SERIAL MODULE (QSM) ............................................................................................................................. 3
TIME PROCESSOR UNIT (TPU) .................................................................................................................................. 3
IMPLANTATION MMOIRE :....................................................................................................................................... 4
MODULE SIM : GESTION DES CLIPS SLECTS ............................................................................................................. 4
Affectation des informations aux bornes (Pins) du Microcontrleur ..................................................................... 4
Gestion des CS - Positionnement dans lespace mmoire du 68332 ....................................................................... 5
Exemple de programmation du registre CSBARx ............................................................................................................... 5

Gestion des options pour dfinir le transfert vers la zone mmoire ........................................................................ 5
Exemple de programmation du registre CSORx.................................................................................................................. 6

Utilisation dun CS pour la phase dacquittement dune IT Information IACK.................................................... 6

Exemple de programmation du registre CSORx.................................................................................................................. 6

ARCHITECTURE E XTERNE : PRINCIPE DUTILISATION................................................................................................. 6

Ncessit dune mmoire morte ............................................................................................................................ 6
ASPECT MATRIEL : EXEMPLE DE MISE EN UVRE DU 68332 .................................................................................... 7
ETUDE DE CAS........................................................................................................................................................ 8
PRSENTATION DE LARCHITECTURE ......................................................................................................................... 8
QUELQUES LMENTS SUR LES COMPOSANTS ............................................................................................................. 8
QUESTIONS .............................................................................................................................................................. 8

Data Sheets Motorola

M68332 32-Bit Modular Microcontroller
68332 Users Manual
Site web Motorola : http://e-www.motorola.com/
MC68332 : 32 Bit Microcontroller
The MC68332 ia s highly-integrated 32 bit microcontroller that combines high-performance data
manipulation capabilities with powerful peripheral subsystems.This MCU is built up from standard
modules that interface through a common intermodule bus (IMB).
The MCU incorporates a 32 bit CPU (CPU32), a system integration module (SIM), a time processing
unit (TPU), a queued serial module (QSM) and a 2 Kbyte static RAM module with TPU emulation
capability (TPURAM).
MC68332 Features
Modular Architecture Central Processing Unit (CPU32) Upward Object Code Compatible New
Instructions for controller Applications 32 Bit Archirecture Virtual Memory Implementation Loop Mode
of Insruction Execution Table Lookup and Interpolate Instruction Improved Exception Handling for
Controller Applications Trace on change of flow Hardware breakpoint signal, Background Debugging
Mode (BDM) Fully static operation
System Integration Module
Dedicated Micro-Engine Operating Independently of CPU32 16 Independent Programmable
Channels and Pins Any Channel can Perform Any Time Function Each Channel has Six or Eight 16
Bit Parameter Registers Each Timer FunctionMay Be Assigned to More Than One Channel Two
Timer Counter Registers with Programmable Prescalers Each Channel Can Be Synchronized to
Either or Both Counters Selectable Channel Priority Levels

David Saint-Mellion

page 1/9

Architecture

68332

Elments sur le Microcontrleur 68332

Le Microcontrleur est constitu :
Dun processeur CPU 32 compatible 68020 :
Dune Ram Interne 2 Ko
Dun module SIM
Dun module QSM
Dun module TPU

System Integration Module (SIM)

Gnre une horloge entre 100KHz et

16MHz partir d'un quartz de
32,768Hz.

Dcode des Chips Selects sur 8 ou

16 bits CSn : 11 CS sont possibles
utiliser en plus du CSBoot (Mmoire
Morte externe et obligatoire)

Accueille les demandes dIT externe

venant de composants
priphriques : 7 lignes possibles de
IRQ1 IRQ7 correspondant aux
niveaux 1 7.

Fournit deux ports I/O Tout Ou Rien :

Port E et port F ou signaux de
contrles et interruptions

Surveillance du systme (watchdog

et bus monitor)

Par programmation les informations sont

affectes aux bornes du composant

David Saint-Mellion

page 2/9

06/06/02

Architecture

68332

Queued Serial Module (QSM)

Interface srie asynchrone (jusqu' 500Kbps)

Interface srie synchrone; capable de chaner des oprations dans un tampon

Time Processor Unit (TPU)

Gre 16 canaux indpendants

Programmes PWM, DIO, QDEC, OC, ITC sont disponibles

David Saint-Mellion

page 3/9

06/06/02

Architecture

68332

06/06/02

Implantation Mmoire :
Les Modules internes peuvent
occuper 2 positions dans
lespace mmoire du
processeur.
7FF000 h
FF0000 h
Par dfaut, aprs le Reset, les
modules sont ladresse de
Base : FF0000 h
Par programmation du bit
M (b6) du registre SIMCR,
on peut positionner les
modules ladresse de base
7FF000h.

Module Sim : Gestion des Clips Slects

2 Registres sont ncessaires
programmer par Chip Select :
CSBAR gestion de la taille et
de ladresse de base de la zone
mmoire
CSOR gestion des options

Affectation des informations aux bornes (Pins) du Microcontrleur

Les bornes du microcontrleur sont multifonctions. Par

programmation, une information est assigne la
borne grce aux registres CSPAR (0-1)
Exemple : BornePC6/ADDR22/CS9
00 : PC6 borne Port TOR
01 : ADDR22 ligne adresse A22
10 : CS9 Clip Slect un composant de 8 bits
11 : CS9 Clip Slect un composant de 16 bits
Remarque
Il existe 2 registres similaires, PEPAR et PFPAR, pour grer laffection des informations aux bornes
associes aux Ports E et F.

David Saint-Mellion

page 4/9

Architecture

68332

06/06/02

Gestion des CS - Positionnement dans lespace mmoire du 68332

La programmation est effectue par les

registres CSBARx .
Il est constitu par 2 champ de bits :
Bits 0 2 fixe la taille de la zone mmoire
(BLKSZ) gres par le Chip Slect.
Bits 3 15 fixe la valeur des lignes
dadresse pour affecter ladresse de base
zone gres par le Chip Slect

Exemple de programmation du registre CSBARx

15

14

13

12

11

10

A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A13 A12 A11
1

BLKSZ
0

1
64 K0

Remarque
Soit une zone mmoire de 64 Ko ladresse de Base C8 00 00 h
(Les bits A15 A0 ne sont pas pris en compte dans llaboration de ladresse de Base ; b7 b3 de
CSBARx valeurs X donc par usage 0 .
Gestion des options pour dfinir le transfert vers la zone mmoire

La programmation est effectue par les registres CSORx . Il est constitu de 8 champs de bits :
b0 0 (la fonction IT pas valide gestion dun CS)
b1 b3 0 0 0
b4 b5 Espace mmoire o est installe la zone mmoire User, Super, les 2. Pour les composants
priphriques fonctionnant sous IT valider Super ou U/P
b6 b9 Production de lacquittement DTACK avec des cycles dattentes. Pour composants les
mmoires ventuellement les CAN ou CNA valider cette fonctionnalit. Pour les composants
priphriques 68xxx valider la fonctionnalit External.
b10 Mode de validation des lchantionnage des donnes soit sur AS Adresse Strobe soit sur DS
Data Strobe)
b11 b12 - Limite laccs la zone R/W (Mmoire morte ne valider que la lecture)
b13 b14 - Taille du bus donnes o partie du bus donnes utilise ( Pour les priphriques 68xxx
sous It en mode vectoris valider Lower N de vecteur)
b15 Mode de transfert des donnes : Asynchrone mode par dfaut avec acquittement DTACK
Synchrone pour piloter les priphriques 68xx

David Saint-Mellion

page 5/9

Architecture

68332

06/06/02

Exemple de programmation du registre CSORx

15

14

Mode

13

12

Bus

11

R/W

10

SRB

DSACK

SPACE

IPL

0
AVEC

Mode asynchrone
Validation du bus donnes haut et bas 16 bits
Zone accessible en lecture criture R et W
Echantillonnage sur AS
Gnration du DTACK ( acquittement) avec 8 cycles dattentes
Espace mmoire USER et SUPER
IPL dvalid
AVEC dvalid

Utilisation dun CS pour la phase dacquittement dune IT Information IACK

Une borne CS peut tre programme pour lacquittement des IT - information IACK
Exemple de programmation du registre CSORx
Soit un composant 68xxx sur le bus donne bas sous IT traite en Mode vectoris (le composant fournit le
N de vecteur.
15

14

Mode

12

Bus

13

11

R/W

10

SRB

DSACK

IT niveau 5
Bus donnes bas
Mode vectoris

Si on valide AVEC, alors lacquittement de lIT est

ralis en mode auto-vectoris.
Le 68332 calcule le N de vecteur partir du
niveau de lIT. Cest le bien souvent des CAN
sous IT

Architecture Externe : principe

dutilisation
Ncessit dune mmoire morte

Le microcontrleur ne dispose pas de mmoire

Morte. Il faut lui associer soit une EPROM ou une
Flash afin dimplanter le programme de
lapplication.
On utilise linformation CSBOOT pour grer
laccs au composants mmoire morte.
Par dfaut, aprs le Reset, la mmoire morte se
trouve ladresse 000000 h.
(Attention le premier Ko est rserv la table des
vecteurs de ladresse 0000 00 h ladresse
0003FF h ).

David Saint-Mellion

page 6/9

SPACE

IPL

0
AVEC

Architecture

68332

Aspect matriel : Exemple de Mise en uvre du 68332

Mmoire Morte Falsh 256K x 8, Mmoire vive 512K x 8, priphriques CAN 7 canaux et LCD
Composants 8 bits sur le bus Donnes haut D15-D8

David Saint-Mellion

page 7/9

06/06/02

Architecture

68332

06/06/02

ETUDE DE CAS
Prsentation de larchitecture
Schma

Quelques lments sur les composants

Le programme de lapplication est implant dans une mmoire morte (FLASH). Elle se situe ladresse de
base 000000 h. Elle est de taille 64x16bits soit 128 Kilo octets
Le composant priphrique 68HC681 est ladresse de base FEC800 h. Il fonctionne sous interruption. Les
demandes des IT sont faites au niveau 7. Le traitement des IT est ralis en mode vectoris (le composant
fournit le N de vecteur).

Questions
1. Identifiez les bornes du 68332 dont vous avez besoin ?
2. Donnez les valeurs de configuration des registres CSPARO et CSPAR1 pour affecter les informations
aux bornes.
3. Donnez la taille mmoire des composants Flash et 68HC681 ?
4. Donnez les valeurs dinitialisation des registres CSBARBT et CSORBT pour grer linformation CSBOOT
5. Donnez les valeurs dinitialisation des registres CSAR3 et CSOBAR3 pour grer linformation CS3
6. Quel est la valeur du niveau dinterruption demand par le composant 68HC681 ?
7. Comment est ralis le traitement des interruptions gnres par le 68HC681 daprs larchitecture
propose ?
8. Donnez les valeurs de configuration du registre CSOR4 permettant de grer linformation IACK du
68HC681.
9. A quelle adresse se trouve le registre CSPAR0, sachant que le registre SIMCR conserve les valeurs
installes aprs le RESET ?

David Saint-Mellion

page 8/9

Architecture

68332

06/06/02

Registre CSPAR0
15

14

13

12

11

10

11

10

11

10

Registre CSPAR1
15

14

13

12

CSBOOT
15

14

13

12

A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A13 A12 A11

15

14

Mode

13

Bus

12

11

R/W

10

SRB

DSACK

SPACE

BLKSZ

IPL

0
AVEC

CS3
15

14

13

12

11

10

A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A13 A12 A11

15

14

Mode

13

Bus

12

11

R/W

10

SRB

DSACK

SPACE

BLKSZ

IPL

0
AVEC

CS4 IACK
15
Mode

14

13

Bus

David Saint-Mellion

12

11

R/W

10
SRB

DSACK

page 9/9

SPACE

2
IPL

0
AVEC