Philippe LE BRUN

Lyce Louis ARMAND

173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Electronique numrique
tude, adaptation et conception
De circuits de commande en technologie numrique cble

Objectif
Raliser un circuit de commande en technologie numrique partie dun cahier de charges

Pr-requis
Bases dautomatisme du rfrentiel F3

Savoirs associs
Bascules, compteurs, multiplexeurs, convertisseurs et mmoires
Technologies TTL et C MOS

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Sommaire
I. Introduction
1. Reprsentation analogique dune grandeur
2. Reprsentation numrique dune grandeur

II. Algbre binaire (rappel)

1.
2.
3.
4.
5.

Fonctions binaires de base

Proprits de lalgbre binaire
Fonctions binaires composes
Symbolisation des fonctions logiques
Mise en quation et ralisation des fonctions logiques

III. Technologie des fonctions logiques

1. Paramtres technologiques
2. Circuit TTL / CMOS rapide

IV. Fonctions logiques squentielles

1.
2.
3.
4.
5.

Les bascules
Multiplexeur / Dmultiplexeur
Les Compteurs
Les Convertisseurs
Les mmoires

Travail personnel
Autocorrection

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

I.

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Introduction

Dans les sciences, dans les techniques, dans les affaires, et dans la plupart des domaines nous
sommes amens utiliser des grandeurs. Ces grandeurs sont mesures, surveilles, enregistres,
transformes mathmatiquement, observes et exploites de diverses faons dans des systmes
rels diffrents. Il est important lorsqu'on travaille avec diverses grandeurs d'tre en mesure de
reprsenter correctement et prcisment leurs valeurs. Il y a fondamentalement deux manires
de reprsenter la valeur dune grandeur : la manire analogique et la manire numrique.

1. Reprsentation analogique dune grandeur

Dans la reprsentation analogique, on fait correspondre une grandeur physique (temprature,
pression, vitesse) une autre grandeur (souvent lectrique) qui lui est directement
proportionnelle. A titre d'illustration, considrons le tachymtre d'une automobile dans lequel la
vitesse est figure par la dviation d'une aiguille. La position angulaire de cette aiguille est
proportionnelle la vitesse de cette auto, et toute acclration ou tout ralentissement du
vhicule se traduit par un dplacement correspondant de l'aiguille.
Les grandeurs analogiques varient continment l'intrieur d'une gamme de valeurs. La vitesse
d'une automobile peut tre comprise entre zro et, mettons, 160 km/h et peut prendre toutes les
valeurs comprises entre ces deux extrmits. De mme, la sortie d'un microphone peut tre
n'importe quelle valeur entre zro et 16 mV (par exemple, 1 mV, 2,3724 mV, 9,9999 mV).

2. Reprsentation numrique dune grandeur

Une grandeur que l'on reprsente numriquement n'est pas strictement proportionnelle une
autre grandeur, mais est plutt exprime au moyen dun nombre indiquant la valeur
approximative de cette grandeur. Une horloge numrique qui donne l'heure du jour au moyen
de chiffres reprsentant les heures, les minutes et les secondes ne peut pas distinguer 1h 30min
20s et 60centime de seconde de 1h 30min 21s et 30centime de seconde. La prcision sur la
valeur de la grandeur dpend donc du nombre de chiffres utiliss pour coder cette information
(+ ou 0,5s pour lhorloge). L'heure du jour est une variable continue, alors que les chiffres
d'un affichage numrique (digital) la reprsentant, eux, ne le sont pas. L'heure qui est affiche
progresse par pas d'une minute ou d'une seconde. En d'autres mots, la reprsentation numrique
de l'heure du jour volue de faon discontinue (par pas de 1s), contrairement sa reprsentation
analogique qui est continue.
Les grandeurs numriques varient par paliers dautant plus petit que lon souhaite une prcision
leve (on parle de rsolution) sur une tendue dfinie au pralable et fixe. Laffichage de
lheure sur 4 digits (heures + minutes) permet une prcision de lordre de la minute sur une
tendue de 24 heures.
La principale diffrence entre grandeur analogique et grandeur numrique, peut s'exprimer
simplement comme suit :
analogique = continu
numrique = discret (discontinu)
Pour coder linformation on utilise un systme de reprsentation ayant deux tats (binaire) vrai
ou faux (1 ou 0) ces informations lmentaires pouvant tre associes pour former des mots
binaires.

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

II.

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Algbre binaire (rappel)

1. Fonctions binaires de base

Les fonctions logiques lmentaires peuvent tre dcrites par leur table de vrit ou leur
quation :
Le Produit logique

La Somme logique
a

s=a+b : fonction OU (OR)

La complmentarit

s=a.b : fonction ET (AND)

a = a : fonction NON (NOT)

2. Proprits de lalgbre binaire

Voici lensemble des proprits relatives lalgbre binaire.
Associativit
a.(b.c)=(a.b).c=a.b.c
a+(b+c)=(a+b)+c=a+b+c
Elment neutre
a+0=a
a.1=a
a.a=a
a+a=a

Commutativit
a+b=b+a
a.b=b.a
Absorption
a+(a.b)=a
a.(a+b)=a
a.0=0
a+1=1

Distributivit
a+(b.c)=(a+b).(a+c)
a.(b+c)=(a.b)+(a.c)
Thorme de DE MORGAN

a + b = a. b
a. b = a + b

3. Fonctions binaires composes

Les fonctions de base peuvent se composer afin de crer des structures plus complexes :
NOR (OU NON)

NAND (ET NON)

a

a b

a +b

a. b

XOR (OU EXCLUSIF)

4. Symbolisation des fonctions logiques (indpendant de la technologie utilise)

OU

ET

&

NON

Norme US
Norme CEE

NOR

NAND

Norme US

1
XOR

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne
Norme CEE

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

=1

&

5. Mise en quation et ralisation des fonctions logiques

A. Dfinition du cahier des charges
On nous demande de raliser un petit automatisme combinatoire qui comporte trois entres a b
c et une sortie f. Le cahier des charges nous dcrit le fonctionnement ci-aprs :
La sortie f doit tre active lorsque :
Les trois capteurs associs aux entres a b c sont l'tat logique 0 simultanment
Le capteur associ l'entre c est l'tat logique 1 et le capteur associ l'entre b est 0
Le capteur associ l'entre b est le seul l'tat logique 1
B. Reprsentation par table de vrit
La table de vrit d'un systme combinatoire (combinatoire : la variable de sortie dpend
exclusivement de ltat des variables dentres) est constitue d'un nombre de colonne gale au
nombre de variables d'entre, plus une correspondant la variable de sortie. Le nombre de ligne
est gal au nombre total de combinaison des variables d'entres, savoir : 2nbr dentres
Nombre de variables
d'entrs
1
2
3
4
5
6

Nombre de lignes
2
4
8
16
32
64

Dans un tableau trois entres (a, b et c) et une sortie (f) on place les tats dpendant du cahier
des charges : la sortie f est 1 si ce qui donne le tableau ci-dessous.
Les entres a b c sont
l'tat logique 0
simultanment

a
0
0
0
0
1
1
1
1

L'entre b est la seul

l'tat logique 1

b
0
0
1
1
0
0
1
1

c
0
1
0
1
0
1
0
1

f
1
1
1
0
0
1
0
0

L'entre c est l'tat

logique 1 et l'entre b
est l'tat logique 0

De ce tableau on cherche extraire lquation afin de raliser la synthse de lautomatisme.

a
0
0
0
0
1
1
1
1

b
0
0
1
1
0
0
1
1

c
0
1
0
1
0
1
0
1

f
1
1
1
0
0
1
0
0

f = a .b.c
f = a .b .c

f = a .b.c

f =ab c

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

On cherche dans le tableau les tats o f est 1 puis on regarde la combinaison des entres
permettant cet tat. Sil y a un 1 sous la variable on prend cette variable, par contre sil y a un 0
on prend le complment de cette variable. Les diffrentes variables doivent tre positionnes
ensembles ce qui se traduit par un ET entre les diffrentes variables. Par contre la sortie f est
1 pour quatre combinaisons des variables dentres. On reliera donc les quatre quations par un
OU entre les diffrents groupements. Ceci donne lquation suivante :

f = a . b. c + a . b. c + a . b. c + a. b. c
C. Ralisation l'aide de portes logiques :
Il est alors possible de raliser cette fonction l'aide de portes :
A

1
2
13

7404

7411
3
4
5

1
2

3
7432

7411

7404

12

9
10
11
6

8
7411

9
10

7432

8
7432

1
2
13

7404

9
10

12
7411

D. Simplification mathmatique de l'quation

Le type de ralisation prcdant ncessite un nombre important de portes logiques, alors que la
fonction f peut tre simplifie mathmatiquement en utilisant les proprits de lalgbre
binaire :

f = a . b. c + a . b. c + a . b. c + a. b. c
f = a . c.( b + b) + b. c.( a + a )
f = a . c + b. c

Ce qui nous conduit une ralisation plus simple :

A

2
7404

1
2
4

3
7404

3
7408

5
C

1
2

7432

7408

7404

E. Simplification de lquation par tableau de KARNAUGH

La mthode de KARNAUGH permet la simplification des quations
bc
00 01 11 10
logiques pour des systmes comportants jusqu' 5 entres. On trace un
a
tableau o chaque case correspond une combinaison logique des
0
1
1
0
1
entrs, et o l'on passe d'une colonne ou d'une ligne l'autre en ne
1
0
1
0
0
modifiant qu'une variable d'entre. On remplit alors le tableau l'aide
de la table de vrit, puis on regroupe les cases contigus par multiple
de 2n (1, 2, 4, 8) contenant la valeur de sortie "1". On ne retient alors
f = a . c + b. c
que la somme des produits de variables correspondant aux variables

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

d'entrs ne changeant pas dtat. Lquation obtenue est la mme que celle dj obtenue audessus.

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Autres exemples :
cd

00

01

11

10

00

01

11

10

ab

cd

00

01

11

10

00

01

11

10

ab

f = a. b. c. d + a. b. d + a . c

f = a + b. d

F. Alas de propagation
Il arrive malheureusement qu'une simplification trop pousse entrane des erreurs de
fonctionnement nommes ALEA DE PROPAGATION.
b

4
7404

a*

1
2

3
7408

4
5

1
2

tp

a*

7432

Un tel ALEA se produit lorsque, dans un tableau de KARNAUGH, deux regroupements ont des
cases adjacentes. Il peut alors tre ncessaire de raliser des regroupements redondants.
a

bc

00

01

11

10

G. Ecriture dune quation en vue de sa ralisation avec un seul type de fonction logique
Pratiquement on cherche souvent raliser la synthse dun systme
NAND (ET NON)
logique avec un seul type de fonction logique (dans lexemple qui
suit des portes NAND 2 entres). Il faut donc faire apparatre
a
lquation sous une forme directement transposable en schma.
& s
b
Cest lquation de dpart.
f = a .c + b .c

f = a .c + b .c
f = a .c + b .c

Deux complmentations ne changent pas

lquation mais font apparatre une forme
directement exploitable.

s= a . b = a

+ b

f = a . c . b . c Une modification dcriture en utilisant le thorme de De Morgan.

Cette nouvelle forme quivalente lquation de dpart (deux complmentations sannulant)
fait clairement apparatre le schma de ralisation.

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

&
b.c

La mme quation avec des portes NOR 2 entres.

f = a .c + b .c
f = a + c + b .c
f =a+c+b+c
f =a+c+b+c

a.c . b.c

a.c

&

&

&
b

&

f= a.c . b.c

&

NOR (OU NON)

Cest lquation de dpart.

Une modification dcriture en utilisant le
a
thorme de De Morgan.
b
La mme chose en ayant pris soin de
complmenter c deux fois auparavant.
s= a
Pour terminer une double complmentation de
lensemble pour faire apparatre la forme standard.

>1 s
+ b

= a .b

Cette forme quivalente lquation de dpart (deux complmentations sannulant) fait

apparatre le schma de ralisation ci-dessous.

a+c + b+c

b+c

bc

>1

>1

>1

a+c + b+c

a+c

>1
c

f= a+c + b+c

>1

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

III.

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Technologie des fonctions logiques

1. Paramtres technologiques
Tension
Vcc
GND
Vdd
Vss
Vi
Vil
Vih
Vo
Vol
Voh
Vth
Vth+
VthVh

Tension d'alimentation positive (5V TTL)

Masse
Tension d'alimentation positive (C MOS)
Masse (C MOS)
Tension d'entre
Tension d'entre l'tat bas
Tension d'entre l'tat haut
Tension de sortie
Tension de sortie tat bas
Tension de sortie tat haut
Tension de seuil
Tension de seuil sur front positif
Tension de seuil sur front ngatif
Tension d'hystrsis

Courant
Icc
Ii
Iil
Iih
Io
Iol
Ioh
Ios
Iozl
Iozh

Courant d'alimentation positive

Courant d'entre
Courant d'entre l'tat bas
Courant d'entre l'tat haut
Courant de sortie
Courant de sortie tat bas
Courant de sortie tat haut
Courant de sortie en court circuit
Courant de sortie rsiduel tat bas en haute impdance
Courant de sortie rsiduel tat haut en haute impdance

Vcc=4.5V

Iih

Iol

&

Vol

Vih

GND

Vcc=4.5V

Iil
Vil

&

Ioh

Voh
GND

Divers
Ta
Ron
Cx
Rx
Z
Ptot

Temprature ambiante
Rsistance d'une porte analogique
Capacit extrieure
Rsistance extrieure
Etat haute impdance
Puissance dissipe

Abrviations
C.O. Collecteur ouvert
NC
Non Connect
Sortance
Lors des associations de circuits, la somme des courants d'entres ne doit pas tre suprieure au
courant de sortie qui les commandes. La sortance est le nombre maximal d'entres que l'on peut
connecter une sortie. Elle s'exprime en unit de charge (U.L.).
A l'tat bas S L =

IOL min
IOH min
et l'tat haut S H =
IIL max
IIH max

La sortance globale est la valeur la moins leve entre SL et SH.

10

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Marge de bruit

Sortie
Vohmin

Entre
Mh

Vihmin
Vilmax

Volmax

Ml

Les marges de protection contre les

perturbations, ou marge de bruit Ml et
Mh sont dfinies par les carts entre
les frontires des plages de tensions
garanties cot sortie et les frontires
des plages de tension permises cot
entre. Ou en clair... voir ci-contre!!!
Mh = Vohmin - Vihmin
Ml = Volmax - Vilmax

Paramtres dynamiques
f max Frquence horloge max.
tr, tf temps de monte et temps de descente de l'horloge
ttlh
temps de transition entre le niveau haut et le niveau bas
tthl
temps de transition entre le niveau bas et le niveau haut
tplh
temps de validation entre le niveau haut et le niveau bas aprs coup d'horloge
tphl
temps de validation entre le niveau bas et le niveau haut aprs coup d'horloge
th
temps de maintien d'une entre aprs un coup d'horloge pour tre valid
tsu
temps de prpositionnement <>th
tphz temps d'invalidation tat haut / haute impdance
tplz
temps d'invalidation tat bas / haute impdance
tpzh temps de validation haute impdance / tat haut
tpzl
temps de validation haute impdance / tat bas
tr
Temps de recouvrement

horloge
tr

entre

tf

th
tsu

tsu

sortie
tphl
tplh
ttlh

11

tthl

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

2. Circuit TTL / CMOS rapide

Il existe dix grandes familles de circuits logiques :
7 base de transistors bipolaire :

TTL standard
TTL Low-power
TTL Schottky
TTL Fast
TTL Low-power Schottky
TTL Advanced Schottky
TTL Advanced Low-power Schottky

74 **
74 L **
74 S **
74 F **
74 LS **
74 AS **
74 ALS **

3 base de transistors bipolaire et CMOS :

CMOS Rapide
CMOS Classique

74 HC ** et 74 HCT **
74 C **

En gnral, c'est la vitesse et la puissance dissipe qui dtermine le choix d'une technologie.
Les circuits HC et HCT combinent la faible consommation, la grande immunit au bruit et la
large gamme de temprature de fonctionnement des circuits MOS. La consommation statique
des circuits CMOS est 100000 fois infrieure celle d'un circuit LS. L'immunit au bruit des
circuits HCT l'tat haut est de 18% et l'tat bas de 28% de Vcc alors qu'elle n'est que de 8 et
14% pour des circuits LS.
Caractristiques dentes sorties compares
74
Iolmin
Iohmax
Iilmax
Iihmax
Volmax
Vohmax
Vilmax
Vihmax

00
16
-400
-1.6
40
0.4
2.4
0.8
2

L00
3.6
-200
-0.18
10
0.4
2.4
0.7
2

S00 LS00 AS00 ALS00

20
8
20
8
-1000 -400 -2000 -400
-2
-0.36 -0.5
-0.2
50
20
20
20
0.5
0.5
0.5
0.5
2.7
2.7 Vcc-2 Vcc-2
0.8
0.7
0.8
0.8
2
2
2
2

F00
20
-1000
-0.6
20
0.5
2.5
0.8
2

HC00
4

HCT00
4
mA
A
0.001 0.001 mA
A
0.1
0.1
V
4.9
4.9
V
1
0.8
V
3.5
2
V

Il existe des sries de porte dite collecteur ouvert pour lesquelles la sortie est constitue par
un transistor dont le collecteur est reli la broche de sortie.
Vcc

Gnd

12

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Tableau comparatif Circuit TTL Circuit CMOS 4000

Temps de propagation (ns, Cl=15Pif)

Frquence d'horloge (Bascule)(Mhz)
Consommation au repos
immunit au bruit
sortance

TTL

TTL LS

10
35
10 mW
1V
10

7
45
2mW
0.8V
10

CMOS
5V
40
8
10nW
2.25V
50

CMOS
10V
20
16
10nW
4.5V
50

CMOS
15V
15
20
10nW
6.75V
50

On prfrera une technologie TTL pour les applications haute vitesse (informatique,
calculateur embarqu) et une technologie C MOS pour les applications faible
consommation (quipements lectroniques fonctionnement autonome sur batteries).
Association TTL vers CMOS
Dans le cas o les potentiels Vcc (5V) et Vdd (12V ou 15V) sont diffrents, il nest pas
possible de raccorder directement un circuit TTL un circuit C MOS. Un circuit dadaptation
de niveau est alors ncessaire. Il peut tre ralis de manire externe (figure de gauche) ou de
manire interne en utilisant un circuit avec tage de sortie collecteur ouvert (figure de droite).
Vdd

Vdd

Vcc

TTL

Vcc

TTL
CO

CMOS

Gnd

CMOS

Gnd

Association CMOS vers TTL

Les tages dentre des circuits TTL tant pourvus de circuit dcrtage de la tension, la
connexion entre les deux technologies se fait directement. Il est possible pour des problmes
dchauffement du circuit TTL, de placer un circuit dcrtage de la tension lextrieur du
botier. Ce circuit est constitu dune diode zener de 5,1 V et dune rsistance.
Vdd
Vcc
CMOS
4050/
4049

TTL

Gnd

4050: suiveur 4049: inverseur

13

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

IV.

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Fonctions logiques squentielles

Dans les automatismes squentiels la variable de sortie dpend de ltat des variables dentres
et de leur instant dvolution.

1. Les bascules
Les bascules sont utilises pour synthtiser les systmes squentiels plus ou moins complexe.
Les mthodes de synthse ne seront pas tudies ici, nous allons nanmoins tudier les
diffrents types de bascules couramment utilises.
RS asynchrone
La bascule RS est la base de toutes les autres bascules. La sortie de la bascule est mise 1
lorsque l'entre SET est active et est mise 0 lorsque l'entre RESET est active.
La combinaison SET=1 et RESET=1 est a priori interdite, mais on a tout de mme dfini deux
type de bascule :
Priorit au 0
S

Q*

Qp

Q*p

0
1
1

1
0
1

0
1
0

1
0
0

2
3

Q*

7402
5
6

7402

Priorit au 1

Q*

Qp

Q*p

0
1
1

1
0
1

0
1
1

1
0
1

1
2

2
7404

Q*

7400

4
5

7400

7404

Bascules RS synchrones
Nous utiliserons une entre supplmentaire H autorisant les changements sur la sortie de la
bascule. Deux modes de fonctionnement sont alors possibles :
- Sur niveau : Le changement dtat ne peut se faire que lorsque H est un niveau validant.
- Sur front : Le changement dtat ne peut se faire que lorsque H voit un front validant.

14

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Dclenchement sur niveau

S

1
2

1
2

3
7400

Q*

7400

1
2

4
5

7400

7400

Dclenchement sur front

Le principe est identique celui du dclenchement sur niveau,
on transforme simplement le signal d'horloge en une impulsion
7404
7408
sur le front montant (passage du 0 logique au 1 logique) de ce
signal d'horloge en utilisant un temps de propagation de porte logique (voir schma ci-contre).
1

1
2

Bascule D
1

2
1

7404
2

7400

1
2

Q*

7400

1
2

4
5

La sortie Q est gale S si l'horloge H=1,

la sortie Q est mmorise si H=0. Ce type
de bascule existe en dclenchement sur
front, elle sert alors mmoriser l'tat de
l'entre lors d'un front d'horloge.

7400

7400

Bascule JK
Il existe de nombreux type de bascule JK, bien que les plus couramment utilises sont de type
synchrone sur front. Leur fonctionnement est toujours dcrit par la table de vrit suivante:
J
0

K
0

0
1
1

1
0
1

0
1

Qp

Qp

Bascule T
La bascule T est une bascule qui n'existe pas en tant que tel, mais qui est utilis l'intrieur de
nombreux circuits intgrs. On la construit partir d'une bascule JK ou J=K.
T
0

Qp

Qp

15

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

2. Multiplexeur / Dmultiplexeur
Un multiplexeur est un commutateur lectronique reliant sa sortie Q
une des 2n entres, n tant le nombre de bits de slection. Sur notre
exemple Q est relie I0 si S1=0 et S0=0, Q est relie I1 si S1=0 et
S0=1, Q est relie I2 si S1=1 et S0=0 et Q est relie I3 si S1=1 et
S0=1. Il existe des multiplexeurs logiques (le signal sur les entres I0
I3 doit tre de nature logique) et des multiplexeurs analogiques (le
signal sur les entres I0 I3 doit tre de nature analogique).
Un dmultiplexeur est un commutateur ralisant la fonction inverse,
savoir relier une des 2n sorties son entre.

I0
I1
Q
I2
I3

S1 S0

3. Les Compteurs
Les compteurs / dcompteurs sont des systmes squentiels n bascules. La dynamique
(profondeur de comptage) de ces systmes est fixe par le nombre de bascules.
Compteurs asynchrones
Un compteur asynchrone est un compteur ou le basculement de la bascule numro i est
dclench par la sortie de la bascule i-1. Il existe un temps de propagation entre le basculement
de chacune des bascules constituant le compteur. Il peut donc apparatre des alas de
fonctionnement indsirables. Cette solution est rserve aux comptages lents.
1

H
Q1
Q2
Q3

Compteurs synchrones

1
H

Afin d'liminer les alas

rsultants des temps de
propagation entre les
bascules, il est possible
de
synchroniser
le
fonctionnement
des
bascules sur l'horloge:

Compteurs intgrs
Il existe en circuit intgr peu prs tous les types de compteurs que l'on peut imaginer :
Technologie TTL ou C MOS
Synchrone ou asynchrone
Compteur simple ou rversible (compteur/dcompteur)
Compteur prpositionnable (on peut choisir la valeur de dpart)
Diviseur de frquence
Binaire ou BCD (on peut choisir le type de codage)

16

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Codage BCD (Binaire cod dcimal) et Binaire pur

Hexa

Dcimale

0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
10
11
12

0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18

D0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1

BCD
U3 U2 U1
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
1
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
1
0
0

U0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

B4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1

Binaire naturel
B3 B2 B1
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
1
0
0
1
0
0
1
0
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1

B0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

Prsentation 74XX191
Le 74XX191 est un compteur/dcompteur 4 bits binaire naturel, synchrone prpositionnement
parallle asynchrone.
A, B, C et D : Pattes d'entres pour prpositionnement parallle.
QA, QB, QC et QD : Sortie du compteur.
RCO : Patte d'indication de dbordement (Report Carry Out) Cette
15
3
patte est mise l'tat bas si la valeur du compteur vaut 15 en mode
A
QA 2
1
B
QB
10
6
comptage, 0 en mode dcomptage. Cest la retenue !
C
QC
9
7
D
QD 13
CLK : Horloge active sur front montant.
RCO
14
CLK
G : (ou CTEN): Autorisation de comptage dcomptage.
4
G
5
D/U
D / U : dcomptage (1), comptage (0).
11
LOAD
LOAD : Patte de prpositionnement asynchrone, ds que cette patte
MX/MN 12
passe l'tat bas, les sorties sont gales aux entres, et cela jusqu'au
passage 1 de LOAD. Le cycle de comptage/dcomptage ne
commence que si LOAD = 1.
MX/MN : Identique RCO mais utilis pour les comptages haute
vitesse (dure plus importante).
Mise en cascade
Le compteur 74XX191 est capable de compter sur 4 bits soit de 0 15 cependant il peut tre
utile daller au-del de cette capacit. Il sera donc ncessaire dassocier plusieurs compteurs 4
bits afin de raliser un compteur 8 (0 255) 12 (0 4095) 16 bits (0 65535) ou plus.

17

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15
Association synchrone :
Lors d'une mise en cascade synchrone,
lhorloge est commune aux deux compteurs
cest le RCO du compteur de poids faible
(units) qui autorise le comptage de celui
de poids fort (seizaine). Ceci permet un
fonctionnement parfaitement synchrone des
sorties avec lhorloge.

Association asynchrone :
Lors d'une mise en cascade asynchrone,
c'est le front montant de RCO qui
dclenche un cycle de comptage
dcomptage sur le compteur suivant.
15
1
10
9
14
4
5
11

Horloge
Mode

U?
A
B
C
D

QA
QB
QC
QD
RCO

CLK
G
D/U
LOAD
MX/MN
74191

3
2
6
7
13

15
1
10
9

12

14
4
5
11

Horloge
Mode

15
1
10
9
14
4
5
11

U?
A
B
C
D

QA
QB
QC
QD
RCO

CLK
G
D/U
LOAD
MX/MN
74191

3
2
6
7
13
15
1
10
9

12

14
4
5
11

VCC

Il existe donc un dcalage entre l'instant o

commutent les sorties du premier compteur
et l'instant o commutent les sorties du
second compteur gale au temps de
propagation du carry out.

U?
A
B
C
D

QA
QB
QC
QD
RCO

CLK
G
D/U
LOAD
MX/MN
74191

U?
A
B
C
D

QA
QB
QC
QD
RCO

CLK
G
D/U
LOAD
MX/MN
74191

3
2
6
7
13

12

3
2
6
7
13

12

VCC

4. Les Convertisseurs
Convertisseurs Numrique Analogique
Ils convertissent un mot, form de plusieurs bits, en une tension qui lui est proportionnelle.
Cette tension Us est comprise entre 0V et la tension de pleine chelle Upe (tension de sortie
lorsque le mot prend la valeur la plus leve). Us =

Mot
Upe
Mot pleinechelle

Le mot ne pouvant prendre que des valeurs entires la sortie volue donc par paliers. Le pas
entre deux mots conscutifs reprsente le poids du bit le moins significatif (LSB), lquivalent
des units en dcimal, il vaut : LSB =

1
Upe
2 1
n

Paramtres technologiques:
Rsolution : elle caractrise la prcision du convertisseur elle est exprime en nombre de bits.
Prcision : valeur relative maximale exprime en % de l'erreur entre la valeur relle et la valeur
thorique du signal de sortie.
Temps d'tablissement : c'est le temps ncessaire pour que le signal de sortie atteigne sa
valeur finale lors du changement de la valeur (numrique) d'entre.

18

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Convertisseurs Analogique Numrique

Ils convertissent une tension Ue en un mot, form de plusieurs bits, qui lui est proportionnelle.
Cette tension Ue doit tre comprise entre 0V et la tension de pleine chelle (tension maximum
dentre : elle correspond au mot le plus grand en sortie) :

Ue
Mot = Partie entire de
(2 n 1)

Ue pleinechelle

n est le nombre de bit de rsolution du convertisseur.

Paramtres technologiques:
Rsolution : elle caractrise la prcision du convertisseur elle est exprime en nombre de bits.
Valeur du LSB : c'est le poids que reprsente le bit le moins significatif.
Prcision : valeur relative maximale exprime en % de l'erreur entre la valeur relle et la valeur
thorique du signal de sortie.
Temps de conversion : c'est le temps ncessaire pour que convertisseur donne la valeur
(numrique) correspondant au signal d'entre. Pendant la phase de conversion, la tension
dentre Ue doit tre maintenue constante.
La dure de conversion est lie la technologie utilise, le prix aussi.
Voici les technologies classes par ordre croissant de rapidit (et de prix) :
Convertisseur rampe (simple ou double) (produits de remplacement exclusivement)
Approximation successive
Semi-Flash
Flash

19

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

5. Les mmoires
Les systmes numriques se distinguent des systmes analogiques par leur capacit
mmoriser des informations, les traiter et les restituer en temps utile. Cest donc tout
naturellement que nous allons nous intresser aux diffrents types de mmoire disponible sur le
march. Il en existe deux grandes familles ; les mmoires vives qui peuvent contenir des
informations tant quelles sont alimentes et qui peuvent tre lues ou crites selon les besoins et
les mmoires mortes dans lesquelles sont dfinitivement inscrites les informations utiles.
Lorganisation dune mmoire consiste en une association de plusieurs registres dont lun
dentre eux peut tre mis en relation avec lextrieur, soit pour sa lecture (mmoire morte), soit
pour sa lecture/criture (mmoire vive). On ne peut donc accder qu une case (registre) la
fois dont le format va de 1 bit 64 bits et plus (sur lexemple ci-dessous 4 bits sont accessibles
simultanment dans chaque registre de donnes). La slection dun des registres se fait par n
fils dadresse parmi les 2n registres disponibles dans la mmoire. On parle de mmoire X
registre par Y donnes dans chaque registre ce qui nous donne la capacit totale X x Y bits (la
capacit peut aussi tre exprime en octet : un octet = 8 bits).
La lecture (ou lcriture) dans un registre suppose que lon slectionne ce registre (A0, A1, A2,
A3, A4, A5) et que lon slectionne le botier (CS) afin davoir accs aux donnes contenues
dans le registre. Dans le cas de mmoire vive, on prcisera aussi si lon souhaite lire ou crire
dans ce registre (L/E).

Les mmoires mortes ne sont quant elles accessibles quen lecture. On devra donc effectuer
leur programmation hors du systme dexploitation. En usine (chez le fabriquant de mmoire)
pour des grandes sries : ce sont les ROM. Avec un programmateur et une fois pour toute : ce
sont les PROM. Des composants mmoires mortes sont programmables et effaables par UV,
toujours en les sortant de leur emplacement dutilisation : ce sont les EPROM. Enfin des
composants mmoires mortes sont programmables et effaables lectriquement (la
programmation et leffacement sont assez long la lecture est quant elle rapide) directement sur
leur emplacement dutilisation : Ce sont les EEPROM, trs souvent utilises dans les automates
programmables industriels pour la sauvegarde des programmes mme en cas de coupure
dalimentation lectrique. Des structures programmables plus complexes sont galement
disponibles, elles permettent de mettre en relations, combinatoires et squentielles, des entres
et des sorties : ce sont les FPGA, PLD etc

20

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Travail personnel
I. Ralisation dune quation
On se propose de raliser la fonction suivante:

S = abc + abc + abc

1. Proposer un schma contact de cette quation

2. Donner une criture de cette quation faisant apparatre des NAND 3 entres
3. Proposer un schma logique de cette nouvelle criture
II. Calcul de rsistances de tirage

+5V

La rsistance de tirage au 0 volt (pull down) permet d'imposer un zro logique sur l'entre du
circuit intgr logique de la famille TTL LS.
1. Quel est le niveau de tension maximal correspondant au 0
logique ?
2. Quel est le courant maximal correspondant au 0 logique ?
3. Indiquer le sens de circulation conventionnel de ce courant.
CI
4. Dduire lorientation de la tension aux bornes de R.
R
5. Calculer la valeur max. de cette rsistance permettant dassurer
le 0 logique.
Quelle valeur pratique de rsistance prendra-t-on ?
La rsistance de tirage au 5 volt (pull up) permet d'imposer un 1 logique sur l'entre du circuit
intgr logique de la famille TTL LS.
1. Quel est le niveau de tension minimal correspondant au 1
logique ?
+5V
2. Tracer cette tension sur le schma ci-contre.
3. Quel est le courant maximal correspondant au 1 logique ?
R
4. Indiquer le sens de circulation conventionnel de ce courant.
5. Dduire lorientation de la tension aux bornes de R.
CI
6. Quelle est la valeur maximale de la tension aux bornes de cette
rsistance R ?
7. Calculer la valeur max. de cette rsistance permettant dassurer
le 1 logique.

21

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

22

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

23

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

24

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

III. Analyse dun systme logique

Un dispositif de signalisation de dfaut est caractris par le schma ci-dessous.
24V 50Hz
H1
1
S1

&
H2

R
S2

MEM

H3

S
&

ENTREES

TRAITEMENT LOGIQUE

SORTIES

Description des capteurs et pr-actionneurs

S1: information de dfaut
H1: voyant vert de fonctionnement normal
S2: Bp acquittement de dfaut
H2: voyant rouge de signalisation de dfaut
(G : clignoteur 0,5 Hz)
H3: Alarme sonore de dfaut
1. Faire l'analyse du fonctionnement de ce systme
2. Donner un chronogramme reprsentatif du fonctionnement

25

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

S1
t

0
1

S2
t

0
1

H1
t

0
1

H2
t

0
1

H3
t

26

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

IV. Elimination des rebonds de contact sec

La fermeture d'un contact mcanique se fait avec un certain nombre de rebonds dune dure
totale de lordre de la milli-seconde, voir ci dessous.

Ve
+5V

CI
R

5V

Un certain nombre de solutions est envisageable pouur liminer ces rebonds dont celle
propose ici.

& S1

5V

a
R

C.I.

&

S2

1. Quels problmes risque-t-on de rencontrer si l'on n'limine pas les rebonds de contact?
2. Donner un chronogramme de fonctionnement sachant qu'un rebond dure environ 1ms.
3. Quelle sortie devra tre raccorde sur l'entre du CI pour obtenir le mme fonctionnement
que ci-dessus sans les rebonds (interrupteur reprsent en position repos dans les deux cas).
V. Commande d'un pont redresseur thyristors
Les ordres d'amorages des thyristors T1, T2 et T3 proviennent d'un systme logique que nous
ntudierons pas. Ils sont conformes au chronogramme ci-dessous.
1

T1
t

0
1

T2
t

0
1

T3
t

Afin de garantir une bonne commutation du pont, nous souhaitons commander les gchettes des
thyristors par des trains dimpulsions dune dure de 120 dbutants sur lordre damorage
prcdent.
1. Proposer un schma permettant de raliser cette fonction.

27

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

Autocorrection
I. Ralisation dune quation

1.

S = abc + abc + abc

Proposer un schma contact de cette quation

# La fonction logique ET se traduit par la mise en srie des contacts ou des associations de
contacts, la fonction logique OU se traduit par la mise en parallle des contacts ou des
association de contacts. Les variables non complmentes sont matrialises par un
contact fermeture (Normaly Open : N 0) et les variables complmentes par un contact
ouverture (Normaly Closed : N C). La source dalimentation nest pas reprsente sur ce
schma, elle serait bien entendue compatible avec la charge S.

S
a
2.

#
3.

Donner une criture de cette quation faisant apparatre des NAND 3 entres

f= a.b.c + a.b.c + a.b.c

Proposer un schma logique de cette nouvelle criture

a.b.c

28

&
a.b.c

&

a.b.c

&

&

a b c

&

&

a b c

&
a b c

f= a.b.c + a.b.c + a.b.c

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

II. Calcul de rsistances de tirage

La rsistance de tirage au 0 volt (pull down)
1.

Quel est le niveau de tension maximal correspondant au 0 logique ?

# Le niveau de tension maximal correspondant au 0 logique cot entre est donn dans la
documentation constructeur par Vilmax. Ici Vilmax = 0,8V.
2.

Quel est le courant maximal correspondant au 0 logique ?

# Le courant maximal correspondant au 0 logique cot entre est donn dans la

documentation constructeur par Iilmax. Ici Iilmax = -400A
3.

Indiquer le sens de circulation conventionnel de ce courant.

# Tous les courants sont compts positifs lorsquils entrent dans le circuit intgr logique. Le
courant Iilmax a une valeur ngative cela signifie quil sort du circuit intgr.
4.

Dduire lorientation de la tension aux bornes de R.

# La tension aux bornes de la rsistance (convention rcepteur) est donc de mme signe et
gal Vilmax. On peut donc crire la loi dohm Vilmax = R Iilmax.
5.

Calculer la valeur max. de cette rsistance permettant dassurer le 0 logique.

# Plus la valeur de R est leve plus le potentiel de lentre du circuit logique monte risquant
ainsi de dpasser Vilmax et par consquent de ne pas fixer le 0 logique. La valeur maximum
de la rsistance est donc de : R max =

Vilmax
= 2000 Nous prendrons la valeur
I ilmax

normalise au-dessous de Rmax soit 1,8k.

La rsistance de tirage au 5 volt (pull up)
1.

Quel est le niveau de tension minimal correspondant au 1 logique ?

# Le niveau de tension minimal correspondant au 1 logique cot entre est donn dans la
documentation constructeur par Vihmin. Ici Vihmin = 2V.
2.

Tracer cette tension sur le schma ci-contre.

+5V

VR

Iih

CI

Vih
#
3.

Quel est le courant maximal correspondant au 1 logique ?

# Le courant maximal correspondant au 1 logique cot entre est donn dans la

documentation constructeur par Iihmax. Ici Iihmax = 20A
4.

Indiquer le sens de circulation conventionnel de ce courant.

29

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

# Tous les courants sont compts positifs lorsquils entrent dans le circuit intgr logique. Le
courant Iihmax a une valeur positive cela signifie quil entre dans le circuit intgr.
5.

Dduire lorientation de la tension aux bornes de R.

# VR doit donc tre orient comme sur le schma.

6.

Quelle est la valeur maximale de la tension aux bornes de cette rsistance R ?

# Pour assurer Vihmin, VRmax ne doit pas dpasser 5V Vihmin = 3V

7.

Calculer la valeur max. de cette rsistance permettant dassurer le 1 logique.

# Plus la valeur de R est leve plus le potentiel de lentre du circuit logique descend
risquant ainsi de passer sous Vihmin et par consquent de ne pas fixer le 1 logique. La valeur
maximum de la rsistance est donc de : R max =

5 - Vihmin
= 150 k .
I ihmax

III. Analyse dun systme logique

1.

Faire l'analyse du fonctionnement de ce systme

# Au dpart S1 et S2 sont au repos (tat 0 logique) ceci impose ltat de H1 (tat 1 logique)
qui est complmentaire celui de S1. H3 est ltat 0 compte tenu de la prsence dun tat
0 impos par S1 sur lentre de la fonction logique ET du bas. Ltat de H2 dpend de la
sortie logique de la fonction ET du haut OU de la sortie de la bascule RS. S1 impose un 0
sur une des deux entres de la fonction logique ET du haut, la sortie de cette fonction
logique ET est donc ncessairement 0. La bascule RS a son entre R active ce qui impose
un 0 sur sa sortie Q. H2 est donc ltat logique 0. Pour la suite du fonctionnement le
chronogramme ci-aprs montre lvolution des sorties H1, H2 et H3.
2.

Donner un chronogramme reprsentatif du fonctionnement

1

S1
t

0
1

S2
t

0
1

H1
t

0
1

H2
t

0
1

H3
t

30

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

IV. Elimination des rebonds de contact sec

1.

Quels problmes risque-t-on de rencontrer si l'on n'limine pas les rebonds de contact?

# Pour une manuvre de linterrupteur plusieurs impulsions sont transmises. Sil y a un

systme de comptage celui-ci sincrmentera du nombre dimpulsions transmises et non
pas du nombre de manuvres.
2.

Donner un chronogramme de fonctionnement sachant qu'un rebond dure environ 1ms.

1

a
t

0
1

b
t

0
1

S1
t

0
1

S2
#

5V

Quelle sortie devra tre raccorde sur l'entre du CI pour obtenir le mme fonctionnement que ci-dessus sans les
rebonds (interrupteur reprsent en position repos dans les deux cas).

& S1 C.I.

5V

3.

&

31

S2

Philippe LE BRUN
Lyce Louis ARMAND
173 Bd de Strasbourg
94736 NOGENT sur Marne

Florence.vadee@wanadoo.fr
: 01 45 14 28 28
: 01 48 73 63 15

V. Commande d'un pont redresseur thyristors

# Forme donde des trains dimpulsions dune dure de 120 dbutant sur lordre
damorage prcdent.
1

T1
t

0
1

T2
t

0
1

T3
t

1.

Proposer un schma permettant de raliser cette fonction.

# On remarque que le dbut du train dimpulsions de commande du thyristor T1 se fait sur

limpulsion unique en pointill de T1 et sa fin sur limpulsion unique en pointill de T2. Il
est de mme pour les trains dimpulsions de commande des thyristors T2 (dbut sur
limpulsion unique en pointill de T2 et fin sur limpulsion unique en pointill de T3) et T3
(dbut sur limpulsion unique en pointill de T3 et fin sur limpulsion unique en pointill de
T1). Lutilisation de bascules R S permet de dfinir les 120 que lon viendra hacher
laide de portes logique ET. Le schma suivant est une solution.

32