Vous êtes sur la page 1sur 10
Circuits Logiques ELE1300 Circuits séquentiels simples JP David

Circuits Logiques

ELE1300

Circuits séquentiels simples

JP David

Ô temps … • Alors que les circuits combinatoires « combinent » des entrées pour

Ô temps …

• Alors que les circuits combinatoires « combinent » des entrées pour produire des sorties prédéterminées, sans qu’il y ait une notion de temps qui soit forcément impliquée …

• les circuits séquentiels basent leur fonctionnement sur le temps

séquentiels basent leur fonctionnement sur le temps • Ce temps sera pour nous un temps discret.

• Ce temps sera pour nous un temps discret.

15 mars 2016

Circuits logiques - JP David

3

Le décodeur Morse? 1 5 m a r s 2 0 1 6 Circuits logiques - JP

?
?
Le décodeur Morse ? 1 5 m a r s 2 0 1 6 Circuits logiques
Le décodeur Morse ? 1 5 m a r s 2 0 1 6 Circuits logiques

15 mars 2016

Circuits logiques - JP David

2

Objectifs• Connaître et comprendre L’implication du temps dans le fonctionnement d’une porte logique Les différents

• Connaître et comprendre

L’implication du temps dans le fonctionnement d’une porte logique Les différents types de circuits séquentiels de base

• Être capable de

Dessiner le chronogramme de signaux en tenant compte des délais internes aux portes logiques

15 mars 2016

Circuits logiques - JP David

4

Boo Boole, le bienheureux

Boo Boole, le bienheureux

N’aime pas le réveil

N’aime pas le réveil

 
 
   
 
   

15

mars 2016

Circuits logiques - JP David

5

15

mars 2016

Circuits logiques - JP David

6

mais il n’est pas rancunier

mais il n’est pas rancunier

Il est consciencieux …

Il est consciencieux …

 
   
 
   

15

mars 2016

Circuits logiques - JP David

7

15

mars 2016

Circuits logiques - JP David

8

et ne se trompe jamais …

et ne se trompe jamais …

même s’il est parfois indécis

même s’il est parfois indécis

       
         
 
 

15

mars 2016

Circuits logiques - JP David

9

15

mars 2016

Circuits logiques - JP David

10

  Que fait ce circuit?  
 
Que fait ce circuit?

Que fait ce circuit?

 
 
 
 

VOIR DÉMO LIVE

 
  VOIR DÉMO LIVE    
 

15

mars 2016

Circuits logiques - JP David

11

15

mars 2016

Circuits logiques - JP David

12

Que fait ce circuit?1 5 m a r s 2 0 1 6 Circuits logiques - JP David

Que fait ce circuit? 1 5 m a r s 2 0 1 6 Circuits logiques
Que fait ce circuit? 1 5 m a r s 2 0 1 6 Circuits logiques

15 mars 2016

Circuits logiques - JP David

13

Que fait ce circuit?Regardons ce que le circuit devient en « appliquant » Shannon : 1 5 m

Que fait ce circuit? Regardons ce que le circuit devient en « appliquant » Shannon :

Regardons ce que le circuit devient en « appliquant » Shannon :

ce que le circuit devient en « appliquant » Shannon : 1 5 m a r

15 mars 2016

Circuits logiques - JP David

15

Que fait ce circuit?1 5 m a r s 2 0 1 6 Circuits logiques - JP David

15 mars 2016

Que fait ce circuit? 1 5 m a r s 2 0 1 6 Circuits logiques

Circuits logiques - JP David

14

Que fait ce circuit?1 5 m a r s 2 0 1 6 Circuits logiques - JP David

15 mars 2016

Que fait ce circuit? 1 5 m a r s 2 0 1 6 Circuits logiques

Circuits logiques - JP David

16

Que fait ce circuit?Regardons également ce que le circuit devient en « appliquant » Shannon : 1 5

Que fait ce circuit? Regardons également ce que le circuit devient en « appliquant » Shannon

Regardons également ce que le circuit devient en « appliquant » Shannon :

ce que le circuit devient en « appliquant » Shannon : 1 5 m a r

15 mars 2016

Circuits logiques - JP David

17

Circuit bistable “SR” avec NANDS Q Q R 15 mars 2016 Circuits logiques - JP David + + S

S Q Q R 15 mars 2016 Circuits logiques - JP David
S
Q
Q
R
15 mars 2016
Circuits logiques - JP David
+ + S R Q Q 0 0 Q Q 0 1 0 1 1
+
+
S
R
Q
Q
0
0
Q
Q
0
1
0
1
1
0
1
0
1
1
1
1

État à éviter

19

Circuit bistable “SR” avec NAND

Circuit bistable “SR” avec NAND

 

S

Q Q

Q

Q

 

S

   
   

Q

 

R

 

R

Q

 

OU

 
S Q R Q
S
Q
R
Q

OU

S Q R Q
S
Q
R
Q
S Q R Q
S
Q
R
Q
 

15

mars 2016

Circuits logiques - JP David

 

18

Circuit bistable “SR” avec NOR

Circuit bistable “SR” avec NOR

 
 
 

mise à 1

mise à 0

 
 

R

Q

S

R

Q

+

+

Q

 
Q Configuration « Mémoire » « Reset » « Set »

Q

Configuration « Mémoire » « Reset »

« Set »

 

0

0

1

0

1

0

Q

0

1

Q

1

0

 

S

 

À éviter

1

1

0

0

 
S Q R Q
S
Q
R
Q

OU

S Q R Q
S
Q
R
Q
 

15

mars 2016

Circuits logiques - JP David

 

20

Exemples de transitions 2. Changement de l’entrée R et 1. État initial modification de la
Exemples de transitions
2. Changement de l’entrée R et
1. État initial
modification de la sortie Q
0
R 1
0->1
Q
R 0
Q
Q
0
S 0
Q
S 0
0
3. La sortie Q se répercute sur la
sortie Q’
4. Nouvelle valeur enregistrée
1
0
R 0
R 0
Q
Q
Q
Q
1
1
S 0
S 0
15
mars 2016
Circuits logiques - JP David
21
Application : Anti-bond
Problématique :
OUVERTURE
FERMETURE
m(t)
5 volts
m(t)
FERMETURE
OUVERTURE
5
volts
0
volt
t
15
mars 2016
Circuits logiques - JP David
23
Bistable Set/Reset • Lorsque Set est vrai (et Reset est faux) La sortie se met
Bistable Set/Reset
• Lorsque Set est vrai (et Reset est faux)
La sortie se met à VRAI (Q=1, /Q=0)
• Lorsque Reset est vrai (et Set est faux)
La sortie se met à FAUX (Q=0, /Q=1)
• Lorsque Reset et Set sont faux
La sortie garde la valeur qu’elle avait avant
C’est un état de mémoire (comme un arrêt sur écran :
plus rien ne bouge)
• Lors que Reset et Set sont vrais
Les sorties dépendent de l’implantation (NAND/NOR)
Aussi, Q=/Q … c’est pourquoi il vaut mieux éviter
15
mars 2016
Circuits logiques - JP David
22
Application : Anti-bond (suite)
FERMETURE
m(t)
S
Q
OUVERTURE
R
Q
5 volts
FERMETURE
OUVERTURE
S
t
R
t
Q
ou
m(t)
t
15
mars 2016
Circuits logiques - JP David
24
Bistable SRH R Q H Q S S Q H R Q 15 mars 2016
Bistable SRH
R
Q
H
Q
S
S
Q
H
R
Q
15 mars 2016
Circuits logiques - JP David
+ H S R Q + Q 0 × × Q Q 1 0 0
+
H
S
R
Q
+ Q
0 ×
×
Q
Q
1 0
0
Q
Q
1 0
1
0
1
1 1
0
1
0
1 1
1
0
0

État à éviter

25

Comportement intuitif du Bis ‘D’Un bistable D, c’est comme une tablette en mode VIDÉO Lorsque H=1, celui qui regarde

Un bistable D, c’est comme une tablette en mode VIDÉO

Lorsque H=1, celui qui regarde la tablette voit ce qu’il y a derrière la tablette

Lorsque H=0, c’est un arrêt sur image. On voit la dernière image lorsque H valait 1

D

La scène

Q

L’écran recopie si H=1 Arrêt sur image si H=0

Le bistable D

15 mars 2016

Circuits logiques - JP David

D 1 5 m a r s 2 0 1 6 Circuits logiques - JP David

http://www.shootnhoops.com/remote-coaching.html

27

Bistable D D S Q Q H H R Q Q D Q H Q
Bistable D
D
S
Q
Q
H
H
R Q
Q
D
Q
H
Q
15 mars 2016
Circuits logiques - JP David
+ H D Q + Q 0 × Q Q 1 0 0 1 1
+
H
D
Q
+ Q
0
× Q
Q
1 0
0
1
1 1
1
0

26

But d’une mémoireOn souhaite réaliser une opération sur les données à chaque impulsion d’horloge. Par exemple, on

On souhaite réaliser une opération sur les données à chaque impulsion d’horloge. Par exemple, on désire faire un compteur. Donc, à chaque impulsion, on voudrait qu’il ajoute ‘1’ à sa valeur :

Lorsque H est faux, la valeur courante du compteur est mémorisée dans Q2, Q1 Q0. La nouvelle valeur du compteur est présente aux entrées D2, D1 et D0 et rien ne bouge car on est en mode figé.

Que se passera-t-il lorsque H deviendra vrai ?

mode figé. Que se passera-t-il lorsque H deviendra vrai ? 1 5 m a r s

15 mars 2016

Circuits logiques - JP David

28

But d’une mémoire (suite) Une solution consiste à utiliser deux horloges. Au départ, H1 et
But d’une mémoire (suite)
Une solution consiste à utiliser
deux horloges. Au départ, H1 et
H2 sont fausses toutes les deux.
On commence par activer H1
puis on la désactive. Les
bascules Maitres ont donc
enregistré la valeur suivante.
On active ensuite H2 puis on la
désactive. Les bascules esclaves
recopient donc les valeurs du
maitre.
Une fois que l’addition (+1)
suivante est terminée, le cycle
peut recommencer
15
mars 2016
Circuits logiques - JP David
29
Bascule ‘D’ sur flanc montant
+
+
D
H
Q
Q
×
0
Q
Q
×
1
Q
Q
H
Q
0
0
1
1
1
0
Q
D
Q
H
D
Q
15
mars 2016
Circuits logiques - JP David
31
Bascule D Maitre - Esclave

Bascule D Maitre - Esclave

 

Dans certains cas, on peut utiliser une seule horloge H et son inverse …

 

D

H

MAÎTRE ESCLAVE S Q S Q H H R Q R Q
MAÎTRE
ESCLAVE
S
Q
S
Q
H
H
R
Q
R
Q

Q

D Q H Q
D
Q
H
Q
 
Q S Q H H R Q R Q Q D Q H Q   Q

Q

H

   
 
MAÎTRE FIGÉ MAÎTRE PASSANT MAÎTRE FIGÉ

MAÎTRE FIGÉ

MAÎTRE PASSANT

MAÎTRE FIGÉ

t

ESCLAVE PASSANT

ESCLAVE FIGÉ

ESCLAVE PASSANT

ÉTAPE 1

ÉTAPE 2

ÉTAPE 3 = ETAPE1

15

mars 2016

Circuits logiques - JP David

 

30

Bascule JK

Bascule JK

 
 

J

K

H

Q

+

+

Q

J

K

H

D Q Q
D
Q
Q

Q

Q

×

×

0

Q

Q

×

×

1

Q

Q

0

0

Q

Q

0

1

0

1

1

0

1

0

1

1

Q

Q

H

J Q Q K
J
Q
Q
K

15

mars 2016

Circuits logiques - JP David

 

32

Bascule T

Bascule T

 

T

D Q Q
D
Q
Q

Q

+ + T H Q Q × 0 Q Q × 1 Q Q 0
+
+
T
H
Q
Q
×
0
Q
Q
×
1
Q
Q
0
Q
Q
1
Q
Q
 

H

Q

 

H

T Q Q
T
Q
Q

15

mars 2016

Circuits logiques - JP David

 

33

Équations caractéristiques

Équations caractéristiques

 
 

Pour une bascule D :

H

D Q Q
D
Q
Q
+ + D H Q Q × 0 Q Q × 1 Q Q 0
+
+
D
H
Q
Q
×
0
Q
Q
×
1
Q
Q
0
0
1
1
1
0
+ D Q Q 0 0 0 0 1 0 1 0 1 1 1
+
D
Q
Q
0
0
0
0
1
0
1
0
1
1
1
1

Q

+ =

D

15

mars 2016

Circuits logiques - JP David

 

35

Exemples de circuits 74LS73 74LS74 DÉCLENCHEMENT PAR COMMANDES ASYNCHRONES DE MISE À ZÉRO (CLR :
Exemples de circuits
74LS73
74LS74
DÉCLENCHEMENT PAR
COMMANDES ASYNCHRONES DE MISE À ZÉRO
(CLR : « Clear ») ET DE MISE À UN (PR : « Preset »)
TRANSITION NÉGATIVE
15
mars 2016
Circuits logiques - JP David
34
Équations caractéristiques (suite)
Pour une bascule JK :
+
Q
J
K
Q
JK
J
Q
00
01
11
10
0
0
0
0
H
0 1
0 0
1
0
0
1
0
Q
Q
K
1 0
1 0
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
0
Q
+ =
J Q
+
KQ
1
1
0
1
1
1
1
0
15
mars 2016
Circuits logiques - JP David
36
Équations caractéristiques (suite) Pour une bascule T : T Q Q + T Q H
Équations caractéristiques (suite)
Pour une bascule T :
T
Q
Q +
T
Q
H
0
0
0
Q
+ =
T
Q
Q
0
1
1
1
0
1
1
1
0
15 mars 2016
Circuits logiques - JP David

37