Corrigé du devoir n°1

Exercice n°1

1. Calcul de la capacité mémoire :

On a un bus de données de largeur 64 bits et un bus d’adresse A=32 bits, avec lequel on peut

atteindre 2 adresses.

Donc, comme vu au td, la capacité mémoire = 2 x 64

= 2 x 2 = 2 x2 x2

= 2 x2

=2 Gbits

la capacité mémoire =256 Gbits

=2 x2 Gbits

La capacité mémoire =32 G octets

2. Registre d’état
Le registre d'état, ou registre de drapeaux, est un ensemble de bits représentant des drapeaux au sein
d'un processeur.
Les registres $8, $12, $13, $14 sont des exemples de registres d'état propre à l'architecture du

processeur Mips. (ils font partie du coprocessseur 0 de Mips)

Les bits composant le registre d'état sont indépendants les uns des autres, et la valeur de chacun apporte une
information supplémentaire quant au résultat d'une opération antérieure.
Au cours d'un calcul, le processeur va automatiquement mettre à jour le registre d'état, en plus de fournir le
résultat de l'opération.

Exemples
Le registre d'état comporte en général un minimum de quatre drapeaux, que sont les indicateurs de
nullité (résultat égal à zéro), de retenue (l'opération a produit une retenue), de dépassement de capacité
(le signe du résultat diffère du signe des opérandes), ainsi que de négativité (le résultat est inférieur à
zéro).

Remarque : les Coprocesseurs de MIPS( cette partie n’est pas demandée, elle sert seulement à
montrer comment une exception est gérée dans Mips)

Un processeur MIPS se compose d'une unité de traitement d'entiers (la CPU) et d'un ensemble de
coprocesseurs qui exécutent des tâches auxiliaires ou fonctionnent sur d'autres types de données tels
que les nombres à virgule flottante.
Les opérations arithmétiques et logiques entières sont exécutées directement par la CPU. Les
opérations en virgule flottante sont exécutées par le
coprocesseur 1.
- Le coprocesseur 0 est utilisé pour gérer les
exceptions et les interruptions.
- Le coprocesseur 0 possède plusieurs registres
qui contrôlent les exceptions et les
interruptions.

Exemple d’un overflow

Les registres d’état avant l’exception

Les registres d’état après avoir ajouter 1 au plus grand nombre entier possible sur 32 bit :
Cet ajout provoque un transfert de contrôle du mode utilisateur au mode noyau en raison d'une
exception de débordement, les informations sur l'exception sont stockées dans le registre (cause).
Lorsque l'exception se produit, l'adresse de l'instruction défectueuse est automatiquement enregistrée
dans le registre EPC.
 3. Utilité de la mémoire cache
La mémoire cache est un type de mémoire extrêmement rapide qui agit comme un tampon entre la
RAM et le CPU. Elle est utilisée pour accélérer et synchroniser la communication entre la mémoire
principale et le processeur. Elle contient les données et les instructions fréquemment demandées afin
qu'elles soient immédiatement disponibles pour le processeur en cas de besoin.

Exercice 6 de la série de TD n°1

a. M1 : 2 Mb = (2.220 / 4) mots de 4 bits = 219 mots. La mémoire M1 possède un bus d’adresse

de 19 bits.
b. M2 : 4 Mb = (4 220 / 4) mots de 4 bits = 2 20 mots. La mémoire M2 possède un bus
d’adresse de 20 bits.

Exercice 7 de la série de TD n°1

1) Les étapes d’un cycle machine.

Un cycle d’exécution machine consiste à :

1. Charger l’instruction (l’Unité de contrôle donne l’ordre)
2. Décoder l’instruction
3. Charger ses données
4. Faire un traitement sur ces données
5. Ranger le résultat du traitement
6. Désigner la prochaine instruction
7. Retour

2) Expliquer succinctement la fonction de chaque étape.

1. Charger l’instruction : l’UC ordonne le chargement de l’instruction de la mémoire vers le

registre d’instruction.
2. Décodage de l’instruction : connaitre le code d’opération.
3. Chargement des données pour le traitement
4. Exécution de l’opcode en utilisant les données déjà chargées.
5. Accéder à la mémoire pour ranger le résultat obtenu par le traitement
6. Incrémenter la valeur du registre Compteur Ordinal
7. Passer à l’instruction suivante