Académique Documents
Professionnel Documents
Culture Documents
net/publication/305811495
CITATIONS READS
5 1,775
1 author:
Timothé Rossignol
Yazaki Europe Limited
5 PUBLICATIONS 11 CITATIONS
SEE PROFILE
All content following this page was uploaded by Timothé Rossignol on 04 August 2016.
JURY
Stéphane AZZOPARDI Maı̂tre de Conférences, IMS Rapporteur
Université de Bordeaux
Stéphane LEFEBVRE Professeur des Universités, Rapporteur
SATIE, CNAM Paris
Bruno ALLARD Professeur des Universités, Examinateur
Ampère, INSA LYON
Frédéric RICHARDEAU Directeur de recherche CNRS, Directeur de thèse
LAPLACE
Marc COUSINEAU Maı̂tre de Conférences Co-Encadrant
LAPLACE, INP Toulouse
Hugues DOFFIN Ingénieur, RENAULT, Co-Encadrant
Technocentre Guyancourt
René ESCOFFIER Ingénieur, CEA LETI, Grenoble Invité
Remerciements
Je ne pourrais commencer ce manuscrit sans adresser des chaleureux remerciements à tous ceux qui m’ont
accompagné durant ces trois années de thèse.
En premier lieu, je remercie très sincèrement Frédéric Richardeau et Marc Cousineau mes encadrants de
thèse au laboratoire Laplace. Ils m’ont accompagné et guidé du mieux que l’on puisse l’imaginer d’un bout à
l’autre de la thèse.
Toujours au laboratoire, je remercie également ceux qui ont partagé mon bureau pendant ces trois années ;
Didier Flumian (le professeur d’orthographe), Léon Havez (le permaculteur), Jérémy Bourdon (le pilote
d’avion), Bassem Mouawad (le libanais), sans oublier Aurélien Lesage (le dormeur).
Pour finir avec les collègues de bureau, j’adresse également une pensée à tous ceux que j’ai croisés au sein
du laboratoire ; avec qui j’ai pu travailler, jouer au foot, ou simplement partager une tranche de vie. En
commençant par Jean-Marc, Sébastien V sur qui j’ai toujours pu compter pour m’accompagner dans mon travail.
Merci également à tous les résidents de l’aile sud du 5e étage : Nicolas V, Julio, Olivier, Alvaro, Xavier, Bang,
Anne, Xiao, Céline, Thierry M et Thierry L, Nicolas R, Guillaume et Emanuel mais aussi Bernardo, Sebastien S,
Etienne, Samer, Julie, Jacques, David, Carine, Catherine et Valérie ; sans oublier la team foot, Clément,
Mustapha, Julien, Adam, Francis, Pascal, Jean-Pierre et Laura.
Ensuite, je souhaite remercier la partie RENAULT de ma thèse. Je remercie sincèrement toutes les
personnes que j’ai côtoyées au Technocentre et qui ont rendu mes séjours toujours très agréables. Mehdi,
Hugues, Alain, Serge, Samuel, Jeanne, Pierrick, Charles, Ariane, Nadim, Antoine, Nathalie et Guillaume.
Je voudrais également remercier tous mes amis : Stéphane, Asma, Haythem, David, Driss, Sofia, Serge,
Manel, Houssem, Dony, Sana, Tarek, Marine, Meriem, Moez, Pascal, Rim, Zied, Henrique, Fathia, Zakaria,
Vincent, Dominique, et tous les autres !
Pour finir, car rien n’aurait été possible sans eux, je pense très fort à ma famille. Mon épouse, ma mère,
mon père, ma sœur et mes frères ; mais aussi mes grands-parents, mes oncles et tantes, cousins et cousines, et
toute ma famille en Tunisie.
Mais aussi…
Trois ans de thèses, c’est aussi : des fiançailles, un mariage, un titre de champion de France, une aventure
en ligue des champions (Gelsenkirchen – Athènes – Londres), une élection présidentielle, deux déménagements,
deux voitures, une paire de lunette, des voyages (Barcelone – Saragosse – San Sebastien – Rome – Nuremberg –
Hambourg – Kairouan – Monastir – Djerba) et Rémi Fraisse.
« Le chemin que l’on emprunte est plus important que le but à atteindre »
Attribué à Melchisédech, Roi Biblique
TABLE DES MATIERES PRINCIPALE
Avant-propos ....................................................................................................................................1
Table des matières principale ...........................................................................................................5
Introduction générale .......................................................................................................................7
Contexte global ............................................................................................................................................. 7
Contexte Technique ...................................................................................................................................... 7
Chapitre 1 : Etat de l’art ..................................................................................................................9
1. Introduction ....................................................................................................................................... 10
2. Les interrupteurs de puissances ........................................................................................................... 12
2.1. Du silicium aux matériaux à grand gap ....................................................................................... 12
2.2. Le transistor à forte mobilité d’électron en nitrure de gallium...................................................... 17
2.3. Comparaison et performances des différentes technologies d’interrupteurs .................................. 21
2.4. Conclusion................................................................................................................................. 27
3. Le driver ............................................................................................................................................ 28
3.1. Les différentes architectures de buffer ........................................................................................ 29
3.2. Temps morts et conduction inverse (quadrant III) ....................................................................... 31
3.3. Protection de la grille ................................................................................................................. 33
3.4. Gestion sécuritaire du Normally-ON .......................................................................................... 35
3.5. Transmissions des signaux de commandes et des alimentations des drivers ................................. 38
4. Conclusion du chapitre ....................................................................................................................... 43
Chapitre 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un
MOSFET SiC haute performance .................................................................................................. 45
1. Introduction ....................................................................................................................................... 46
2. Rappels des mécanismes de la commutation ....................................................................................... 46
2.1. Etude des commutations dans une cellule hacheur ...................................................................... 46
2.2. Bilan et perspectives .................................................................................................................. 55
2.3. Seconde approche de modélisation : modèle mathématique « simple » des dv/dt ......................... 58
2.4. Conclusion................................................................................................................................. 63
3. Caractérisation d’un MOSFET SiC et mise en œuvre d’une stratégie de commande passive de la
commutation ............................................................................................................................................... 63
3.1. Présentation du banc de caractérisation ....................................................................................... 64
3.2. Caractérisation dynamique du composant CMF20120D .............................................................. 71
3.3. Caractérisation dynamique à CGD variable : contrôle passif des dv/dt ........................................... 74
3.4. Application du modèle analytique de dv/dt ................................................................................. 77
3.5. Conclusion................................................................................................................................. 79
4. Commande active des commutations : présentation d’une boucle de contrôle du di/dt.......................... 80
5
TABLE DES MATIERES PRINCIPALE
6
INTRODUCTION GENERALE
Introduction générale
Contexte global
Vers l’émergence des véhicules électriques
En ce début du XXIe siècle, notre société doit faire face à des enjeux majeurs tels quel les changements
climatiques à l’échelle mondiale, la qualité de l’air dans les villes mais également la dépendance énergétique aux
énergies fossiles. Les véhicules électriques hybrides (HEV) et tout électriques (EV) peuvent être un des éléments
de réponse face à ces problématiques.
Cependant, une étude de l’Agence De l’Environnement et de la Maîtrise de l’Energie (ADEME, [1]) vient
nuancer l’étiquette « véhicule propre » que l’on aime apposer sur les véhicules électriques. Cette étude révèle
que lors de sa conception, à cause de l’impact lié à l’extraction des métaux qui composent la batterie, ou lors de
son utilisation, selon la provenance de l’électricité (centrale thermique, nucléaire ou filière renouvelable), le VE
génère beaucoup de CO2. Par exemple, en France, avec une énergie électrique provenant à 75% du nucléaire, le
VE devient globalement avantageux par rapport au véhicule thermique (VT) à partir de 100 000 km [2]. Les pays
comme l’Allemagne, la Chine ou l’Inde, qui sont fortement dépendant de leurs centrales thermiques, présentent
des bilans globaux moins avantageux voire même négatif vis-à-vis du véhicule thermique.
Malgré ces réserves et compte tenu que l’Europe est un territoire très peu pétrolifère [3], la volonté
politique par l’intermédiaire de la commission européenne est d’encourager le développement du véhicule
électrique [4]. En chiffres, les objectifs sont de 5 millions de véhicules et 55 000 points de recharge publics d’ici
2020 pour la France ([5] et [6]). Ainsi, après une année 2014 difficile à cause du changement de calcul dans les
avantages fiscaux, le début d’année 2015 marque un réel décollage des ventes des véhicules tout électriques ([7]
et [8]).
Finalement, une autre perspective rend également le véhicule électrique intéressant. Elle concerne les
opportunités dans le domaine dit du « V2G », véhicule vers le réseau ou vehicle to grid, en anglais. Comme son
nom l’indique, ce sujet concerne la réversibilité des véhicules électriques et leur capacité à rendre de l’énergie au
réseau, notamment au moment des pics de consommation, permettant ainsi une baisse globale de la production
d’énergie. Parallèlement, le parc automobile connecté au réseau peut être une solution aux difficultés de stockage
de l’énergie électrique issue des filières renouvelables (solaire, éolien, …) ; cette production dépendant des
conditions climatiques et non des besoins des usagers. L’opportunité étant, in fine, celle d’un cercle vertueux :
plus de moyens de stockage – plus de production d’énergie issue des filière renouvelables – meilleur bilan
carbone globale pour le VE ([9], [10] et [11]).
Contexte Technique
Les composants à grand gap « moyenne tension » pour onduleur de tension
Dans ce contexte, le groupe Renault a mis sur le marché, en 2011 une gamme complète de véhicules tout
électrique dont les modèles les plus puissants reposent sur une base à bus DC 400V issus d’accumulateurs Li-
Ion. Les principales fonctions de puissances à assurer sont l’onduleur, le chargeur et le convertisseur DC/DC
isolé assurant l’interfaçage entre le bus de traction et le réseau TBT 14V. Sur les modèles Renault, les onduleurs
assurant la traction couvrent une plage allant de 50kW à 70kW et doivent évidemment, comme tout système de
puissance embarqué, être caractérisé par un haut rendement énergétique, une grande robustesse et un haut niveau
de sécurité dans toutes les phases de fonctionnement du véhicule.
Parallèlement, le domaine de l’électronique de puissance connaît depuis quelques années une révolution
technologique avec la mise sur le marché d’interrupteurs de puissance moyenne tension à grand gap. Ceux-ci
sont caractérisés par des vitesses de commutation en tension et en courant extrêmement rapides (dv/dt, jusqu’à
150V/ns ; di/dt supérieur à 1A/ns), avec une quasi-absence de charge de recouvrement (QRR = 0C, sur les
7
INTRODUCTION GENERALE
composants GaN), ainsi qu'une résistance spécifique à l’état passant très faible (jusqu’à 2m .cm²). Ces
interrupteurs se déclinent aujourd’hui, sous la forme de BJT, JFET, MOSFET et de diodes Schottky en SiC
600V/1200V, de transistors HEMT latéraux et de diodes latérales GaN 600V.
Inévitablement et comme toujours dans le domaine de la puissance, ces avantages « intrinsèques » sont
contrebalancés sur le plan « système ». Ainsi, la génération de très forts dv/dt est source de bruit et génère la
circulation de courant de mode commun dans les substrats de report, les drivers, les alimentations et les
connexions au réseau ; les di/dt extrêmes, quant à eux, génèrent des surtensions liées au câblage et des
perturbations électromagnétiques par le biais de la maille de puissance et des mailles de commande. Tout cela est
perturbateur pour l’électronique du convertisseur et son environnement proche et participe à l’apparition de
décharge partielle de la machine électrique de traction, réduisant potentiellement sa durée de vie.
Au vu de ces problématiques, la caractérisation de ces composants, leur intégration ainsi que l’optimisation
de leur pilotage sont des enjeux actuels de premier plan. D’une part, avec la volonté de limiter les très forts
fronts de commutation, tout en limitant au maximum l’augmentation des pertes par commutation consécutives à
ce ralentissement ; d’autre part avec la prise en compte de la caractéristique intrinsèque de type « Normally ON »
de certaines de ces puces qui est une source évidente d’insécurité sur un onduleur de tension. Enfin, l'absence de
diode de corps sur les HEMT GaN implique une caractérisation approfondie du mécanisme de conduction
inverse de ces composants en vue d'une gestion spécifique en situation opérationnelle dans un bras d'onduleur.
Sur cette base, le travail de thèse a adressé trois problématiques majeures :
Le Chapitre 1 présente un état de l’art des interrupteurs de puissances et de leur commande rapprochée dans
le contexte « onduleur de tension haute performance de calibres moyenne tension (400V – 600V) ». Ce chapitre
s’articule autour de deux thématiques ; tout d’abord sur les interrupteurs de puissances, nous montrerons
pourquoi les composants à grand gap s’imposent comme des concurrents des IGBT et des MOSFET ; ensuite sur
la commande rapprochée, nous dresserons un état de l’art des problématiques et des solutions associées tout en
introduisant les thématiques qui ont été développées durant la thèse.
Le Chapitre 2 est formé de trois parties. Premièrement, une analyse détaillée des phénomènes de
commutation se concluant par l’établissement d’un modèle analytique des dv/dt et di/dt. Deuxièmement, la
caractérisation d’un MOSFET SiC 1200V, permettant l’acquisition d’un savoir-faire dans le domaine de la
caractérisation des composants à commutations rapides. Finalement, à partir du modèle analytique et des
résultats de caractérisation nous mettrons en œuvre, en pratique et en simulations, des stratégies de contrôle des
commutations. Nous réaliserons dans un premier temps un contrôle passif (variations de la résistance de grille
et/ou introduction d’une capacité externe entre grille et drain) et dans un second temps un contrôle actif des
commutations (présentation d’une boucle locale de contrôle rapide des di/dt). Ces stratégies de commandes
seront évaluées de manière quantitative par l’intermédiaire de courbes de compromis entre la rapidité de
commutation et les pertes.
Finalement, dans le Chapitre 3, nous commencerons par une présentation d’une campagne de
caractérisation statique et dynamique d’un module GaN Normally-ON issue d'une filière prototype du CEA
LETI de Grenoble. A partir de ce travail, nous proposerons et détaillerons le fonctionnement d’un modèle
comportemental complet du transistor HEMT GaN, en mode de conduction direct et inverse dédié à la
simulation comportementale « circuit » dans le contexte onduleurs de tension. L’utilisation du modèle pour la
prédiction des pertes ou encore l’étude du contrôle actif et passif des commutations fera l’objet d’une seconde
partie. Enfin, la problématique sécuritaire concernant les composants Normally-ON ainsi que la détection de
court-circuit de bras est adressée par la dernière partie, dans laquelle nous présentons l’étude et la mise en œuvre
d’un disjoncteur.
8
CHAPITRE 1 : Etat de l’art
1. Introduction ....................................................................................................................................... 10
2. Les interrupteurs de puissances ........................................................................................................... 12
2.1. Du silicium aux matériaux à grand gap ....................................................................................... 12
2.2. Le transistor à forte mobilité d’électron en nitrure de gallium...................................................... 17
2.3. Comparaison et performances des différentes technologies d’interrupteurs .................................. 21
2.4. Conclusion................................................................................................................................. 27
3. Le driver ............................................................................................................................................ 28
3.1. Les différentes architectures de buffer ........................................................................................ 29
3.2. Temps morts et conduction inverse (quadrant III) ....................................................................... 31
3.3. Protection de la grille ................................................................................................................. 33
3.4. Gestion sécuritaire du Normally-ON .......................................................................................... 35
3.5. Transmissions des signaux de commandes et des alimentations des drivers ................................. 38
4. Conclusion du chapitre ....................................................................................................................... 43
9
CHAPITRE 1 : Etat de l’art
1. Introduction
Dans les véhicules hybrides (HV) ainsi que dans les véhicules électriques (EV) on retrouve principalement
trois types de convertisseurs statiques (cf. Figure 1-1). Un convertisseur dit « chargeur embarqué » AC/DC
(redresseur actif) pour convertir la tension issue du réseau domestique alternatif en une tension continue 400V
pour charger la batterie de traction. Un convertisseur DC/DC très fortement dévolteur, adaptant le 400V au
réseau très basse tension 14V de la batterie « servitude ». Enfin, le convertisseur au cœur du sujet de la thèse,
l’onduleur de traction (DC/AC). Il permet l’alimentation du moteur électrique à partir de la batterie 400V. Le
Tableau 1-1 liste la gamme Puissance / Fréquence de découpage (FDEC) / Tension DC de ces trois convertisseurs
statiques dans les cas de la Zoé et de la Fluence ZE.
La Figure 1-2 rappelle le schéma électrique classique d’un onduleur de tension (DC/AC). Il se décompose
en trois bras (cellule de commutation) à deux quadrants présentant une réversibilité en courant et donc incluant
une fonctionnalité « diode ». Chaque cellule est composée d’un interrupteur High-Side (connecté entre VBUS et la
charge) et d’un interrupteur Low-Side (connecté entre la charge et 0V). Un driver est associé à chaque
interrupteur.
Dans cette application les onduleurs pour moteurs sont des topologies à commutations dures. De ce fait à
l’amorçage un composant doit commuter le courant de charge plus un courant de recouvrement de la diode du
transistor homologue. Dans ce contexte, les modules IGBT, où les puces se retrouvent hybridées avec
d’excellentes diodes rapides, offrent le meilleur compromis entre énergie de commutation et chute de tension.
Une faible chute de tension dans les diodes est absolument nécessaire pour préserver un bon rendement à faible
vitesse de rotation de la machine mais au couple nominal (ex. accélération en côte ou freinage en descente). A ce
titre, la technologie IGBT-Diode est un standard incontournable aujourd'hui et domine le marché de la moyenne
et de la forte puissance dans les domaines de l'industrie et des transports depuis une trentaine d’années [12].
10
CHAPITRE 1 : Etat de l’art
Aujourd’hui, le module IGBT HP1 d’INFINEON est intégré dans les Zoé et Fluences ZE dernières
générations. Il s’agit d’un module intégrant 3 bras. Chaque interrupteur est constitué de deux puces IGBT (0,9
cm² chacune) et de deux puces diodes (0,45 cm² chacune) en parallèle (cf. Figure 1-3). Ainsi, le module est de
calibre 650V/400A. Les puces IGBT sont de type Trench + Field stop (cf. Figure 1-4). Cette structure permet
d’allier le caractère « commutation rapide » des IGBT Non Punch Through tout en limitant l’augmentation de la
chute ohmique à l’état passant liée à ce type de structure.
11
CHAPITRE 1 : Etat de l’art
Les technologies GaN et SiC ne sont, pour l’heure, pas encore matures. Cela induit des problèmes
de coût et de fiabilité.
Certains de ces composants sont de type Normally-ON, c'est-à-dire qu’ils ont une tension de seuil
négative. Autrement dit, ils sont passants lorsqu’ils ne sont pas commandés. C’est un risque
sécuritaire majeur à prendre en compte.
Des commutations rapides, génératrices de dv/dt et di/dt extrêmes produisant un ensemble de
perturbations électriques et électromagnétiques détaillé par la suite.
Les composants à grand gap, particulièrement les HEMT GaN dans la gamme 600V, s’annoncent ainsi
comme de sérieux concurrent des IGBT [16], [17]. Ce premier chapitre est articulé autour de deux parties. La
première est consacrée aux interrupteurs de puissance pour onduleur et la seconde aux drivers associés à ces
interrupteurs.
Il existe deux grandes familles d’interrupteurs de puissances, les bipolaires et les unipolaires. Le cas des
IGBT, composants hybrides, est abordé par la suite. La tenue en tension d’un composant de puissance quel qu’il
soit est liée aux caractéristiques d'une région verticale N- faiblement dopée (appelée zone de drift). Plus celle-ci
est épaisse et faiblement dopée et plus la tension de claquage du composant est élevée. Durant la phase de
conduction, dans le cas des composants bipolaires (Figure 1-5), des réservoirs de porteurs P+ et N+ permettent
de moduler à la baisse la résistivité de la région N- par le biais du gradient de concentration qu'ils génèrent
(également appelé « effet d'injection »). Cela permet d’allier à la fois une forte tenue en tension et une forte
densité de courant admissible. Lors de cette phase, les porteurs en excès dans la région N- sont stockés, et plus
on souhaite disposer d’une forte densité de courant, plus on va devoir stocker de porteurs. La rapidité de la
commutation sera ensuite liée à l’installation (à l'amorçage) et surtout à l’évacuation (au blocage) de ses porteurs
en excès. Il découle de cette analyse un compromis évident entre une densité de courant élevée et vitesse de
commutation élevée au blocage. Par ailleurs, les techniques de réduction des durées de vie des porteurs
minoritaires (en particulier l'implantation d'ions lourds) rendent le composant plus résistif et plus sensible à la
température. Ce dernier pouvant être le siège d'un emballement thermique par un courant de fuite excessif et de
latch-up (cas de l'IGBT) de l'interrupteur dans des conditions extrêmes.
12
CHAPITRE 1 : Etat de l’art
Figure 1-5 - Symbole et vue en coupe d'un transistor Figure 1-6 - Symbole et vue en coupe d'un transistor
bipolaire NPN vertical MOSFET vertical (unipolaire)
A l'inverse, dans le cas d’une conduction unipolaire (Figure 1-6), il n’y a pas de modulation directe de la
résistivité de la région N-. La densité de courant admissible va donc être limitée si l’on souhaite disposer d’une
tension de claquage élevée, qui peut occasionner une surface active de puce bien supérieure à celle d'un
composant bipolaire. L'absence de charges stockées réduit considérablement la quantité de charge (densité de
courant) à faire transiter pour la commutation et autorise ainsi une commutation plus rapide. De même, l'absence
d'injection procure une sensibilité thermique bien moindre comparée aux composants bipolaires. Cela est
d’autant plus vrai pour des composants de faibles calibres en tension dont la région de tenue en tension peut être
dopée N+. On en déduit un compromis représenté en forme triangulaire (Figure 1-7).
Figure 1-7 – Compromis sur les composants silicium pour l’électronique de puissance
Bénéficiant des propriétés des composants bipolaires et unipolaires, l’Insulated Gate Bipolar Transistor
(IGBT) offre un bon compromis entre rapidité et tenue en tension. L’IGBT est une structure où un MOSFET
commande un Bipolaire PNP (Figure 1-8). Cette hybridation lui permet d’être commandé par des faibles
tensions à travers l'oxyde de champ du MOS, de disposer de faibles pertes à l’état passant en alliant cependant
une forte tenue en tension grâce à l'effet bipolaire du transistor PNP. Sur le principe, l'injection de porteurs dans
la jonction P+N- permet de réduire la résistance de la zone N- faiblement dopée. On peut considérer l'IGBT
comme une variante du MOSFET dans laquelle on utilise l'injection de porteurs par l'anode pour réduire la
résistance du substrat N-.
13
CHAPITRE 1 : Etat de l’art
Les IGBT sont classés en deux grandes familles de structures. Les punch through (PT) et les non punch
through (NPT), les trench + field stop (T + FS) étant un compromis entre ces deux grandes familles. Des vues en
coupe d’un PT et d’un NPT sont présentées sur la Figure 1-9. Chez les IGBT de type NPT, la suppression de la
couche N+ permet une commutation plus rapide. En effet, la charge stockée est plus faible et permet donc un
blocage plus rapide. Cependant, à l’état passant, la chute de tension est principalement due à la partie MOSFET.
Elle est donc supérieure à celle d’un IGBT PT. Cette forte chute ohmique du NPT peut être réduite par la
formation d'une grille en tranchée aux dépens d'une capacité CISS bien plus importante : c’est l’IGBT Trench +
Field Stop. La structure PT, de fait de la couche P épaisse en face arrière, présente une tension de diffusion
dominante et par voie de conséquence un coefficient de sensibilité thermique VCE négatif. Il est donc très délicat
(voire impossible) de mettre en parallèle des puces PT. Ce problème n'existe pas en structure NPT qui est donc
préféré pour les applications forte puissance.
De manière plus quantitative cette fois, une méthode de comparaison des composants repose sur l’étude de
la Figure 1-10. Elle permet de visualiser le compromis triangulaire en trois dimensions : tension de blocage,
capacité maximum en courant à l’état passant et fréquence de commutation. La forte densité de courant
admissible par les composants bipolaires autorise leur usage pour des applications de forte puissance mais
limitées aux basses et moyennes fréquences (<50kHz) tandis que la haute vitesse de commutation des
composants unipolaires autorise leur usage pour des applications à hautes fréquences (>100kHz) mais limitées à
la faible puissance. La famille des transistors IGBT, et dans une certaine mesure les transistors MOSFET à
super-jonction, étaient jusqu’à présent les composants capables de rassembler les meilleures caractéristiques et
de couvrir la plus large gamme d'applications industrielles. Le coût silicium par unité d'ampère, à calibre en
tension donné, reste néanmoins plus favorable à l'IGBT [19] qui présente une surface de puce moindre à même
calibre en courant.
14
CHAPITRE 1 : Etat de l’art
judicieusement à des associations de cellules de commutation dont les signaux de commandes sont entrelacés
donnant lieu à des convertisseurs multiniveaux. Cependant, la volonté de challenger les limites du compromis
triangulaire rapidité – tenue en tension – possibilité en courant (Figure 1-7) a amené le concepteur à repousser
toujours plus loin les performances des composants actifs en silicium d’une part. D’autre part cela a favorisé la
recherche pour l'introduction de nouveaux matériaux, dont les matériaux dits à grand gap.
Définition
Un semi-conducteur est dit à « grand gap » quand son gap est supérieur à celui du silicium (1,1 eV) mais
aussi de l’arséniure de gallium (AsGa, 1,42 eV). ). Le gap est un niveau énergétique, en électron Volt (eV), entre
la bande de valence et la bande de conduction. De manière simplifiée, l'énergie de gap correspond à l'énergie
nécessaire pour faire transiter une paire électron-trou entre la bande de valence du cristal et la bande de
conduction. Cette énergie dépend de la température à laquelle se produit ce phénomène d'ionisation.
A partir de l'analyse du Tableau 1-2 on peut comprendre comment et où les semiconducteurs à grand gap
sont plus intéressants à utiliser que le silicium d’un point de vue physique du composant. Pour les applications à
haute température, l’agitation thermique dans le réseau cristallin a pour conséquence une diminution de la
hauteur de la bande interdite et facilite le phénomène d'ionisation du cristal. Cela peut faire apparaître un courant
de fuite excessif au sein du matériau au-delà de ses tolérances. Par conséquent, un matériau à grand gap pourra
être utilisé à des températures beaucoup plus élevées. De même pour la tenue en tension d’un composant (notée
VBR), comme le rappelle la relation (1-1), elle est liée au champ critique du matériau qui est issue de l’énergie du
gap. Plus le gap est grand, plus le champ critique est important. L’intérêt pourra donc être, pour une tenue en
tension donnée, une augmentation du dopage (ND) de la zone de drift N- (pouvant même devenir N+ ou N++)
et/ou une diminution de son épaisseur WDRIFT. Le lien entre WDRIFT et ND est donné par la relation (1-2). Cette
propriété des composants à grand gap permet une réduction de la résistance spécifique à l’état passant du
composant ainsi qu’une meilleure intégration en acceptant une plus forte densité de courant. La relation (1-3)
donne la résistance spécifique de la région de drift pour un composant unipolaire. La relation (1-4) donne une
forme générale de la résistance de drift en fonction de l’énergie de gap du matériau. Elle est issue des
expressions (1-1), (1-2) et (1-3) (loi d'Ohm et loi de Gauss).
W DRIFT . E C (1-1)
V BR
2
15
CHAPITRE 1 : Etat de l’art
0. r .E C (1-2)
W DRIFT
q. N D
W DRIFT (1-3)
R DRIFT
q .µ N . N D
4 .V BR ² (1-4)
R DRIFT 3
µN 0. r .E C
Dans les équations (1-1) à (1-4), RDRIFT est la résistance spécifique (en .cm²), WDRIFT la longueur
électrique de la base N-, q la charge élémentaire d’un électron, 0 la permittivité du vide et ND le dopage (les
autres paramètres sont définis dans le Tableau 1-2).
Pour mesurer l’apport technologique des composants à grand gap, il est très courant de présenter le
graphique de la résistance spécifique (RDRIFT en m .cm²) en fonction de la tension de claquage (VBR en V) pour
les technologies silicium, carbure de silicium et nitrure de gallium [9], [10], [11] et [12] (non exhaustif) (Figure
1-11). En tenant compte des relations du claquage dans la jonction, on peut ainsi tracer la courbe de la résistance
spécifique en fonction de la tenue en tension qui va définir « la limite silicium des composants unipolaires ».
Figure 1-11 - Résistance spécifique en fonction de la tenue en tension pour différents matériaux
D'une manière générale ce graphique montre les tendances suivantes :
La bande jaune (Figure 1-11) représente la gamme de tension pour les applications véhicules hydrides et
tout électriques (l’ensemble formé par ces véhicules est noté xEV). Dans ce domaine trois solutions sont
concurrentes : les MOSFETS (particulièrement les MOSFET à super jonction), les IGBT et les transistors GaN.
Les MOSFET et les IGBT ont été présentés en introduction de cette partie, nous allons maintenant introduire le
transistor à forte mobilité d’électron en nitrure de gallium.
16
CHAPITRE 1 : Etat de l’art
2.2.1. Introduction
Les transistors à forte mobilité d’électron en GaN, dit High Electron Mobility Transistor (HEMT) en
anglais sont essentiellement de type grille MIS (métal – isolant – semiconducteur), mais ils peuvent également
être de type grille Schottky. Cependant, les auteurs de [20] et [21] ont montré une réduction significative des
courants de fuite par la grille (grille-source et grille-drain) et par le drain (drain-bulk) dans le cas d’utilisation de
grille MIS. La Figure 1-12 montre une vue en coupe d’une structure HEMT classique. Une fine couche
d’AlGaN (donneurs de type N) est superposée au GaN non dopé formant ainsi une hétérojonction produisant un
double résultat. D’une part, une polarisation spontanée et d’autre part une polarisation par effet piézoélectrique,
le tout donnant naissance à un gaz d'électrons très dense et à très forte mobilité dit 2DEG (two Dimensional
Electron Gas en anglais) ([20], [22]).
Figure 1-13 –Vue en coupe d’une structure HEMT GaN recessed-gate Normally OFF
17
CHAPITRE 1 : Etat de l’art
Figure 1-14 –Vue en coupe d’une structure HEMT GaN avec injections d’ions fluor sous la grille
En [27] les auteurs présentent différentes utilisations des composants EPC (EPC1001 à substrat flottant et
EPC2001 à substrat connecté à la source : 100V / 25A / 7m ) :
Les conclusions mettent en avant les nouvelles opportunités qu’offrent ces composants (commutations
rapides). Elles montrent également les nouvelles précautions à prendre pour leur mise en œuvre (compatibilité
électromagnétique et routage optimisé dû aux très forts fronts de commutations di/dt et dv/dt), ainsi que pour leur
caractérisation (proposition d’une méthode dites « d’opposition » pour mesurer les pertes). Tout cela afin
d’obtenir le potentiel maximal de ces composants.
18
CHAPITRE 1 : Etat de l’art
= . + (1-5)
_ _
19
CHAPITRE 1 : Etat de l’art
= . _ _ _ (1-6)
2.2.5. Bilan
Une structure latérale combinée avec une très faible surface active, gage de capacités structurelles
très réduites en particulier, entre la grille et le drain et le drain et la source. Une telle morphologie
permet un fonctionnement rapide (pas ou peu de charges stockées à évacuer et à injecter entre les
électrodes drain et sources), entraînant une diminution des énergies de commutation. Le ratio entre
la capacité grille – source et grille – drain reste néanmoins de valeur significative permettant un
bon découplage par la grille des perturbations ramenées par les dv/dt.
Une faible résistance spécifique à tenue en tension donnée comme cela a été démontré dans le
paragraphe précédent.
Un composant à seuil VGTH naturellement négatif (Normally-ON) et généralement de valeur faible.
Cette caractéristique peut être source d'une immunité réduite lorsque la commutation se produit
20
CHAPITRE 1 : Etat de l’art
dans un bras d'onduleur. Cependant, les constructeurs ont développé différentes technologies pour
obtenir également des composants à seuil positif (naturellement bloqué).
Les HEMT GaN disposent de résistance à l’état passant RDSON à coefficient de sensibilité
thermique positif. Cela tend à une répartition plus homogène des courants dans les puces. C’est un
point clé dans la perspective de la mise en parallèle de puces pour réaliser des structures « fort
courant ». Remarque : il faut que les écarts de courant inter-puce apparaissent avec des transitoires
lents en regard avec la constante de temps thermique.
Une structure symétrique pouvant être pilotée par rapport à l'électrode de source (quadrant 1) ou
l'électrode de drain (quadrant 3).
Absence d'un autoblocage naturel en présence d'une alimentation auxiliaire inopérante ou d'un
driver défectueux (cas Normally-ON).
Absence de diode de corps, source de pertes supplémentaires dans les séquences de temps mort
d'un bras d'onduleur ou d'un hacheur en conduction synchrone.
Génération de dv/dt et de di/dt élevés (commutations rapides), qui sont sources de perturbations
pour l'environnement, le circuit de puissance et le pilotage même du HEMT.
Le comportement en conduction directe à 25°C des trois composants est présenté sur la Figure 1-21.
L’HEMT GaN et le MOSFET à super jonction (SJ MOSFET) ont un comportement purement ohmique, alors
que l’IGBT a un comportement bipolaire avec une tension de seuil. Le composant GaN est clairement moins
résistif que son concurrent SJ MOSFET. Pour les faibles courants de charge, le comportement résistif génère
moins de pertes à l’état passant que le comportement bipolaire (offset + coude). En revanche pour les forts
courants la technologie IGBT permet d’obtenir une plus faible chute de tension à l’état passant. Les courbes
bleue et rouge se croisent à 60A. Cette valeur est néanmoins au-dessus du calibre du composant et correspondrait
à une forte surcharge thermique.
21
CHAPITRE 1 : Etat de l’art
Figure 1-21 - I-V, quadrant I à 25°C. Comparaison Figure 1-22 - I-V, quadrant I à haute température.
HEMT, IGBT et SJ MOSFET Comparaison HEMT, IGBT et SJ MOSFET
_ = ( ) (1-7)
_ = ( ) (1-8)
_ = ( ) . (1-9)
= (1-10)
L’équation (1-9) se décompose en deux parties : 1) une constante grs(VGS – VTH) correspondant à un seuil ou
décalage à l’origine, VGS est fixé par le driver à VDRV- durant la conduction inverse, 2) une pente grs.VDS. Sur la
Figure 1-23 b), on peut repérer deux zones dépendant du seuil (VTH = 1,4V pour le EPC1015) :
1) Mode 1 : VGS VTH, le courant de charge circule de la source vers le drain imposant la chute de
tension au transistor (VDS < 0V). VDS sera tel que VGD > VTH. Dans cette zone, le régime de
conduction dit « actif » est générateur de forte pertes dû à l’offset VGS – VTH. Le courant ID est lié à
la tension VGD par la transconductance inverse grs. On nomme ce mode de conduction :
« conduction inverse à fortes pertes ».
2) Mode 2 : VGS > VTH, dans cette zone VGD > VTH (car VDS < 0V (1-10)), le transistor est polarisé dans
sa zone ohmique inverse. Le mécanisme de conduction est exactement le même que dans la zone
ohmique du quadrant I. Le transistor ainsi polarisé peut bénéficier d’une très faible chute de
tension (0,5V à 40A sur la Figure 1-23 b), bien inférieure aux meilleures diodes Schottky SiC
(1,7V à 40A pour l’IDW40G120C5B de INFINEON).
22
CHAPITRE 1 : Etat de l’art
Il s’agit d’une des opportunités majeures des composants HEMT GaN. En effet, cette faible chute de
tension en conduction inverse, par l’usage d’un contrôle approprié de la tension de grille, permet de se passer de
l’hybridation d’une diode en parallèle du transistor et ouvre la voie à des modules plus simples et plus compacts.
Nous verrons dans la partie 2 la conséquence de l'absence de diode durant les temps morts dans une
configuration bras d'onduleur.
1
2
a) b)
Figure 1-23- a) Illustration de la conduction inverse d'un MOSFET Si (IRF6618). b) Illustration de la
conduction inverse d’un HEMT GaN (EPC1015)
23
CHAPITRE 1 : Etat de l’art
Figure 1-26 - Figure de mérite RON x QG pour différentes technologies. (Composants 600V)
En commutation dure, les pertes lors de l’amorçage sont essentiellement liées au courant de recouvrement
dans l’interrupteur opposé si une diode de corps est présente. Ces pertes sont à additionner à l'énergie réactive
mise en jeux dans la capacité parasite COSS de chacun des transistors. Le Tableau 1-5 compare les charges de
recouvrement (QRR) pour un SJ MOSFET, une diode Schottky SiC de dernière génération, un HEMT GaN
cascodé et un e-mode HEMT GaN (illustration Figure 1-27). Un IGBT étant unidirectionnel, il est toujours
hybridé avec une diode. Pour améliorer les performances des MOSFET, il est très courant de lui hybrider
également une diode rapide. La mise en œuvre peut alors prendre deux formes : 1) la diode hybridée a un seuil
inférieur à la diode de corps du MOSFET, dans ce cas elle est simplement mise en parallèle ; 2) on annihile la
diode de corps par la mise en série tête bêche d’une diode basse tension – faible seuil, et on hybride la diode
rapide à l’ensemble. Le HEMT GaN seul est quasi idéal et ne présente pas de charge de recouvrement. Le
HEMT GaN cascodé est lui légèrement pénalisé par les charges de recouvrement du MOSFET basse tension
mais reste bien meilleur que les diodes Schottky SiC de dernière génération. Le MOSFET seul est quant à lui
disqualifié.
Type SJ MOSFET Diode Schottky SiC HEMT GaN cascodé e-mode HEMT GaN
Nom IPW60R125C6 IDW40G120C5 RFJS3006F GS66508P
Calibre 650V / 30A 1200V / 40A 650V / 30A 650V / 30A
RDSON 125m - 45m 52m
VTH 3V 1,4V 1,8V 1,6V
QG 96nC - 15,7nC 6,5nC
QGS 12nC - 2,8nC 2nC
QGD 49nC - 3,2nC 2,5nC
QRR 10µC 202nC 37nC 0
EOSS (400V) 7,6µJ - 5µJ -
24
CHAPITRE 1 : Etat de l’art
Figure 1-27 - Mesure du courant de recouvrement, comparaison GaN cascodé, diode Schottky et diode de corps
d'un SJ MOSFET ([39])
L’article [40] donne un exemple de comparaison des performances d’un HEMT GaN cascodé et d’un SJ
MOSFET dans une application PFC (Power Factor Correction). Les investigations préliminaires comparent, en
régime de commutation, les interrupteurs HEMT GaN (cascodé ou non) et SJ MOSFET (cf. Tableau 1-6). Elles
confirment le net avantage pour la technologie GaN en terme de rapidité de commutation. Dans l’application
PFC l’utilisation de transistor GaN a également permis d’améliorer le rendement, quel que soit la fréquence de
découpage (Figure 1-28).
Figure 1-28 – Rendement en fonction de la puissance de sortie pour deux fréquences de découpage
25
CHAPITRE 1 : Etat de l’art
Aux niveaux des performances des connexions électriques, la zone active de la puce est en contact
direct avec le substrat de connexion. Dans le cas d'un PCB multicouche, une maille de
commutation orthogonale au plan de substrat de très faible surface peut ainsi être obtenue avec un
condensateur de découplage placé au plus près des puces GaN (cf. Figure 1-29, issue de la thèse
[23] et cf. Figure 1-30, note d’application EPC [26]).
Dans l’évacuation de la chaleur car la face arrière de la puce constituée par le substrat Si (face non
connectée), peut être adossée à un dissipateur offrant l’opportunité d’un refroidissement double
face. Ce substrat présente néanmoins une résistance thermique interne et une capacité parasite
soumise au dv/dt de commutation. Il peut donc être le siège d'un courant de perturbation s'écoulant
par le dissipateur et la terre. Une alternative consiste à connecter le substrat à l'une des électrodes
de puissance, la source pour le transistor Low-Side et le drain pour le transistor High-Side. Cette
disposition permet d'éliminer tout courant de fuite par le substrat mais impose une couche
d'isolement externe entre le substrat et le dissipateur.
Une métallisation des électrodes compatible avec un processus de brasure Sn, Ag, Cu. Ce
processus nécessite une opération de remétallisation des contacts Al des puces GaN.
Un alignement de la puce sur le substrat de report très soigné, opération délicate dans la mesure où
les électrodes sont formées de doigts (EPC) ou d'îlots (GaN System) de faible dimension (distance
interne électrode inférieure à 200µm), ceci pour éviter une fuite et un claquage prématuré.
26
CHAPITRE 1 : Etat de l’art
Figure 1-29 – Maille de commutation avec GaN côté Figure 1-30 – Note d’application EPC : maille de
TOP et capacités côté BOTTOM. Vue de dessus (a), commutation avec GaN et capacités côté TOP. Vue de
vue dessous (b), vue de côté (c) dessus (a), vue interne (b), vue de côté (c)
2.4. Conclusion
La technologie GaN, à peine émergente, est déjà très concurrentielle vis-à-vis du silicium. Dans la mise en
œuvre de composants GaN pour une application onduleur de traction, l’enjeu ne réside finalement pas dans
l’aptitude à faire commuter les composant rapidement ; il est extrêmement rapide intrinsèquement ; mais il est
plutôt dans la maîtrise des dv/dt et di/dt par le driver, ainsi que dans la conception de circuits de puissances
adaptés (minimisation de la maille de commutation et de la maille de commande).
27
CHAPITRE 1 : Etat de l’art
3. Le driver
Inévitablement et comme toujours dans le domaine de la puissance, les avantages « intrinsèques » des
nouveaux composants à grand gap sont contrebalancés sur le plan « circuit » et « système ». La génération de
très forts dv/dt (jusqu’à 150V/ns) est source de bruit et génère la circulation de courants de mode commun dans
les substrats de report, les alimentations et les connexions au réseau (Figure 1-31). Les di/dt extrêmes (jusqu’à
10A/ns) génèrent des surtensions liées aux moindres centimètres de câblage et des perturbations
électromagnétiques par le biais des mailles de commutation et de commande. Tout cela est perturbateur pour
l’électronique du convertisseur et son environnement proche. De plus cela participe à l’apparition de décharge
partielle du moteur basse tension des voitures électrique, réduisant potentiellement sa durée de vie [44].
Dans ce contexte, la commande rapprochée de ces nouveaux interrupteurs est un sujet capital, elle reste
néanmoins très particulière et délicate. L’objectif étant de limiter, de manière sélective, les très forts fronts de
commutation, tout en minimisant l’augmentation des pertes par commutations générés par ce ralentissement. Des
méthodes de limitation globale (augmentation de RG) ou plus fine (augmentation de CGD, boucle active de
limitation du di/dt) permettant d'atteindre le meilleur compromis entre limitation de la vitesse de commutation et
augmentation des pertes ont fait l’objet d’études particulières et seront présentées dans les chapitres suivants.
Figure 1-31 - Observation du courant de mode commun à travers la mise à la terre d’un moteur synchrone
alimenté par un onduleur MLI.
La Figure 1-32 illustre les différentes thématiques adressées par un driver. Le travail de thèse se focalise sur
le buffer. Son rôle principal est la réalisation de l’interface entre la commande (très faible courant et tension,
signal logique référencé par rapport à la terre du réseau) et l’interrupteur (grille capacitive, fort dv/dt de mode
commun) (Cf. Figure 1-33). Dans les phases dynamiques son rôle premier est d’amener puis d’extraire des
charges sur la grille de l’interrupteur à commuter (dans le cas d'une grille MIS) en un temps inférieur au temps
de commutation intrinsèque du composant. Néanmoins ce temps de charge doit être réglable de manière
sélective afin d’adapter la vitesse de commutation du courant et/ou de la tension à la dynamique propre du
circuit.
Dans la phase statique bloqué, le driver doit préserver une immunité suffisante à l'état bloqué vis-à-vis du
bruit de commutation par une polarisation de grille la plus éloignée possible de la tension de seuil sans risquer de
claquer la grille. Inversement dans la phase statique passante, le driver doit permettre une polarisation de grille la
plus élevée par rapport à la tension de seuil de manière à minimiser la résistance à l’état passant du composant
sans risquer de claquer la grille
28
CHAPITRE 1 : Etat de l’art
Figure 1-32 – Illustrations des différentes fonctions du Figure 1-33 – Buffer : interface entre la commande et
driver le bras d’onduleur
Caractéristiques :
Deux alimentations
Possibilité d’alimentation mono-tension (VALIM_2 = 0V), dans ce cas : 2 niveaux dont le 0V
2 transistors seulement
1 seule résistance de grille a priori
Signaux de commande incluant une gestion des temps morts
Néanmoins, il est intéressant de dissocier la résistance de grille en deux éléments. Chaque élément étant en
série avec un interrupteur. En plus de dissocier les résistances de grilles d’amorçage (RG_ON) et de blocage
(RG_OFF), l'absence de temps mort interne au driver est autorisée dans ce cas. Le courant de court-circuit étant
limité par la présence des deux résistances. Dans une configuration Push-Pull, comme les interrupteurs T1 et T2
sont complémentaires, cela permet de n’utiliser qu’un seul signal de commande. Les seuils sur les grilles des
deux transistors permettent d'avoir un temps mort structurel sans qu'il soit nécessaire de dissocier la résistance de
grille comme dans le cas de la structure Totem-Pole. On note que dans le cas d’un composant à grille, ce temps
mort n'est pas gênant car celle-ci ne se déchargera que très peu sur la durée relativement courte du temps mort.
Le Tableau 1-10 présente ces différentes architectures.
29
CHAPITRE 1 : Etat de l’art
Totem-Pole
Push-Pull
Totem-Pole
Push-Pull
3.1.2. Pont en H
Les structures élémentaires Totem-Pole ou Push-Pull n’offrent que deux niveaux de tension de sortie. Soit
+VALIM et 0V dans le cas mono-tension. Soit VALIM_1 et VALIM_2 (possiblement négatif) dans le cas bi-tension.
L’intérêt de la structure en pont en H est de bénéficier, à partir d’une seule source de tension DC, de trois
niveaux de tension de sortie +VALIM, 0V et –VALIM (forcément négatif). Selon les variantes on peut utiliser une ou
deux résistances de grille pour différencier RG_ON et RG_OFF et une ou deux alimentations DC (cf. Tableau 1-11).
Le Tableau 1-12 liste les possibilités de tension de sortie et de RG mise en jeu selon la commande appliqué dans
30
CHAPITRE 1 : Etat de l’art
le cas mono-alim / bi-résistance. La contrepartie à ces avantages est l’augmentation du nombre d’interrupteurs de
commandes et donc, par voie de conséquence, de la consommation du driver.
Une seule RG
Deux RG
Dans le cas de l’onduleur GaN (Figure 1-35 b) la tension inverse Vr (3 à 4V) peut être largement supérieure
à la tension de seuil d’une diode classique (1 à 2V) utilisée dans les onduleurs MOSFET ou IGBT. Les pertes
durant la conduction inverse deviennent dès lors, non négligeables. Pour répondre à cette problématique on peut
soit tenter de minimiser la durée du temps mort (très délicat quand le courant de charge varie)([45]). Soit
commander le transistor à un niveau de tension VGS intermédiaire juste sous le seuil VGTH durant le temps mort
afin d’obtenir un Vr le plus petit possible tout en garantissant l’état bloqué du transistor (Figure 1-36). L’article
[38] propose un exemple d’architecture de buffer permettant cette mise en œuvre (Figure 1-37). Dans le cadre
31
CHAPITRE 1 : Etat de l’art
d’une application buck, la commande 3 niveaux d’un transistor GaN seul montre un gain d’efficacité par rapport
à une commande deux niveaux d’un transistor GaN avec une diode (Figure 1-38).
32
CHAPITRE 1 : Etat de l’art
Remarques :
Figure 1-37 - Architecture du driver 3 niveaux Figure 1-38 - Rendement en fonction du courant de sortie
33
CHAPITRE 1 : Etat de l’art
désiré. Cette solution est très répandue dans les circuits drivers intégrés d’onduleur. Ce transistor auxiliaire peut
être commandé par le même signal que le transistor homologue. On montre sur la Figure 1-43 un chronogramme
de commande pour le circuit de la Figure 1-42. On observe que 3, la commande du transistor auxiliaire, peut
être la même que 1.
a) b)
Figure 1-39- a) Couplage capacitif suite à un amorçage commandé sur le transistor High Side. b) Illustration
d’une surtension sur la grille du transistor passif Low Side.
34
CHAPITRE 1 : Etat de l’art
3.4.1. Discussions
D’un point de vue sécurité, les composants naturellement conducteurs ne seront jamais totalement
satisfaisants. En effet, quelles que soient les protections mises en place, si l'alimentation auxiliaire négative des
deux drivers devient hors service cela entraîne une destruction des deux transistors de la cellule onduleur par
court-circuit de l’alimentation principale (VBUS). L’avenir du transistor GaN pour l’automobile passe donc a
priori par l’obtention d’une structure Normally OFF. On trouve cependant dans la littérature différents exemples
d’autoprotection. Deux sont présentés par la suite. Dans tous les cas, les protections élémentaires à mettre en
œuvre lors de l’utilisation de composants Normally-ON sont :
Une séquence de démarrage qui alimente d’abord les alimentations des drivers, puis le bus DC.
L'impossibilité de précharger le bus DC si aucune alimentation auxiliaire négative n’est présente.
35
CHAPITRE 1 : Etat de l’art
Caractéristiques :
Domaine de validité : 20V <VIN< 1,1kV
VOUT = -24V
Temps de démarrage = 200µs
Robustesse : le système a satisfait à un test de robustesse de 10 000 répétitions (activations du BUS DC
en l’absence d’alimentation des drivers) n’altérant que très peu les caractéristiques du JFET (Tableau
1-13).
Tableau 1-13 – Caractéristiques JFET avant et après le test de robustesse (10 000 répétitions)
Principe de fonctionnement
36
CHAPITRE 1 : Etat de l’art
La solution est testée sur un bras d’onduleur (Figure 1-50). La Figure 1-51 propose un chronogramme des
forme d’onde du démarrage jusqu’au régime permanent. La Figure 1-52 représente un relevé des tensions de
commandes (VGS) des JFET High-Side et Low-Side ainsi que des courants de drain. Au démarrage on remarque
un court-circuit furtif avant que le bloc « start-up converter » ne devienne actif et bloque les JFET. Une fois que
le bloc « steady state » est chargé, l’optocoupleur est alimenté et la consigne MLI est appliquée sur les tensions
VGS High-Side et Low-Side.
Figure 1-51 - Chronogramme de commande Figure 1-52 – Mesures VGS JM1 et JM2 ; ID JM1 et JM2
37
CHAPITRE 1 : Etat de l’art
Concernant l’alimentation du buffer High-Side, tout l’enjeu est de fournir un potentiel, isolé ou flottant par
rapport à la masse et référencé par rapport à la source du transistor High-Side. Différentes solutions existent, on
peut citer par exemple les solutions « non-isolés » (capacité de bootstrap, potentiel flottant) ou encore
l’utilisation d’une isolation galvanique (avec ou sans circuit magnétique).
Transformateur Transformateur
Nom Transformateur bobiné Fibre Optique Optocoupleur « level shifter »
piézoélectrique coreless
38
CHAPITRE 1 : Etat de l’art
Introduction
La Figure 1-54 représente un cas standard de « transmission directe ». Le signal de commande est transmis
par un bloc à décalage de potentiel dit « level shifter », la tension d’alimentation du buffer High-Side est assurée
par une capacité dite de Bootstrap est nommée CBOOT.
La charge de la capacité CBOOT est issue d’une alimentation auxiliaire basse tension et référencée à la
masse. Quand T2 est passant et T1 est bloqué, la capacité est chargée via la diode DBOOT. Puis, quand T2 est
bloqué et T1 est passant, la diode DBOOT est bloquée. La capacité CBOOT, flottante, alimente le buffer High-Side.
On profite des passages de l’état passant à l’état bloqué des transistors T1 et T2 pour recharger la capacité CBOOT.
Ainsi, deux contraintes apparaissent sur la valeur de la capacité de stockage CBOOT. Elle est dépendante à la fois
de la durée à l’état ON du transistor T1 et également de la consommation du driver durant cette phase. Cette
durée peut être un problème notamment dans le cas d’applications à rapport cyclique variable quand celui-ci
atteint 100%.
1
2
39
CHAPITRE 1 : Etat de l’art
2) L’interrupteur S1 est désormais bloqué : S2 devient passant via R3 (résistance de grille). S1 doit supporter
entre drain et source la haute tension VDC si l'interrupteur de puissance High-Side est passant.
3) Finalement, l’interrupteur S1 toujours bloqué et l’interrupteur S2 toujours passant : la tension sur
l’électrode 1 (Figure 1-55) du condensateur CL devient égale à VcL + VDC et on recharge ainsi la capacité
CH qui alimente le driver High Side.
• Nécessité d’une horloge VPULSE pour la pompe de charge. Il s’agit d’une horloge haute fréquence, elle
est donc génératrice de perturbations.
• S1 et S2 sont des interrupteurs haute-tension.
• D1 est une diode rapide haute tension, D2, D3 sont des diodes rapides basses tension.
• La capacité CH et la capacité de bootstrap CL sont des capacités basses tensions. On notera que CL CH.
Points forts :
• L’association bootstrap / pompe de charge permet d’avoir une tension d’alimentation du driver High
Side présente après seulement quelques cycle de l’horloge de VPULSE (haute fréquence, intéressant dans
le cas du Normally-ON).
• La taille de la capacité CL est liée à la fréquence de l’horloge VPULSE (plus fVpulse est grand, plus CL peut
être réduite).
Bootstrap auto-alimenté
L’auto-alimentation présentée sur la Figure 1-57 a été développée au Laboratoire LAPLACE, on se
référencera à l’article [53]. Dans son principe, ce circuit profite des commutations du transistor M1, générant
ainsi une forme d’onde « carré » comme tension VDS, pour charger des capacités de bootstrap. Les charges
transitent via la capacité CCP tantôt vers un réservoir de charges constitué par la capacité CVP générant ainsi une
tension positive VDD, tantôt vers une capacité CVM générant une tension négative –VSS (vis-à-vis de la source du
transistor). Il s’agit ni plus ni moins que d’une alimentation AC/DC capacitive permettant la création de deux
tensions DC locales référencées à la source du transistor M1 : VDD et VSS.
Le condensateur CCP permet de régler la quantité de charges injectée lors des commutations de M1. Sa
valeur doit rester faible par rapport à la valeur COSS du transistor pour ne pas dégrader les temps de commutation.
A l’amorçage de M1, on obtient un dVDS/dt< 0 donc un courant ICP< 0 qui passe par la diode DM. Au blocage de
M1, on obtient un dVDS/dt> 0 donc un courant ICP> 0 qui passe par la diode DP. Les condensateurs CVP et CVM
stockent ainsi les charges récupérées en provenance du drain du transistor M1.
Un système de clamp actif a pour but de limiter la tension aux bornes des capacités de bootstrap. Le
système de l’alimentation positive est formé par la diode DZP, le transistor bipolaire TP et la résistance RP. Il a
pour but de limiter la tension VDD a un niveau fixé (+15V par exemple). Le clamp actif de l’alimentation
négative est formé par la diode DZM, le transistor bipolaire TM et la résistance RM. Il limite la valeur de la tension
VSS (+5V par exemple).
40
CHAPITRE 1 : Etat de l’art
Au démarrage, la tension VDS est constante donc la pompe de charge (conversion AC/DC) est incapable
d’extraire de l’énergie. Une petite batterie, nommée Accu sur la Figure 1-57, est donc utilisée pour alimenter le
driver pour les premiers cycles. La batterie est ensuite rechargée par le circuit lui-même via le transistor bipolaire
TST et clampé par la diode Zener DZ.
Bilan
Création de deux tensions DC.
Bonne protection contre les remises en conduction intempestive de la grille car présence d’un niveau
négatif (par rapport à la source de M1).
Cas du Normally-ON. Une alimentation négative unipolaire peut suffire (0; -10V par exemple)
Inventaire :
• Deux circuits de clamp basse tension (diode Zener + résistance + transistor bipolaire).
• Deux capacités basse tension.
• Une capacité (CMS forte tension) pour capter le dv/dt haute tension.
• Deux diodes pour former la pompe de charge.
Charges récupérées :
_
_ = (1-13)
.
Introduction
La Figure 1-58 donne un schéma représentant l’isolation galvanique entre les commandes rapprochées
(High-Side et Low-Side) et la commande générale. Il est issu de la référence [54].
41
CHAPITRE 1 : Etat de l’art
Avantages :
Mise en œuvre simplifiée avec forte isolation primaire secondaire (norme CEM EN 50178)
Gestions des alimentations indépendantes, isolées et symétriques (positive et négative).
Inventaire :
Un transformateur pour la transmission de la commande au driver High-Side
Un transformateur pour la transmission de la commande au driver Low-Side
Un transformateur avec un enroulement primaire et deux enroulement au secondaire permettant de
fournir les alimentations Low-Side et High-Side.
42
CHAPITRE 1 : Etat de l’art
L’entreprise INFINEON utilise le même type de solution en version coreless pour la transmission des
signaux de commande dans sa gamme EiceDRIVERTM. Driver discret dédiée à tout type d’interrupteur (IGBT,
MOSFET, SiC et GaN) [56].
Isolation optique
L’isolation optique représente une très bonne solution d’isolation, cependant elle n’est dédiée qu’à la très
faible puissance (transmission du signal de commande uniquement).
Sur les cartes drivers, conçues au laboratoire Laplace et utilisées sur les bancs de tests durant la thèse, on
utilise une isolation optique pour le signal de commande. La carte est modulable et permet de choisir entre une
transmission par fibre optique ou une isolation par optocoupleur. La solution fibre optique présente une isolation
quasi idéal (>100V/ns), cependant le connecteur a une dimension géométrique non négligeable (6,8 mm x
7,6mm x 18,8 mm pour le connecteur classique HFBR-0501). L’avantage de la solution optocoupleur est sa
possibilité d’intégration. Durant nos tests on a utilisé l’optocoupleur TLP715 (capacité entre entrée et sortie :
1pF) dans son format boîtier CMS discret.
4. Conclusion du chapitre
Les semiconducteurs à large bande interdite procurent une vraie rupture dans l’amélioration des
performances des composants de puissance (Figure 1-61). Pour les applications véhicules hybrides ou
électriques, ils présentent trois opportunités majeures :
Ces avantages « intrinsèques » apportent de nouvelles problématiques pour la commande rapprochée. Les
sujets concernant la gestion « très rapide » des fronts de commutations (dv/dt et di/dt), la gestion de la
conduction inverse (absence de diode de corps) mais aussi les problématiques sécuritaires (composants
Normally-ON) s’imposent comme majeurs.
Le chapitre 2 propose une analyse détaillée des séquences de commutations, permettant de définir les
stratégies de commandes passives ou actives.
Figure 1-61 – Apports des composants à grand gap et positionnement des applications liées aux véhicules
électriques et hybrides
43
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
1. Introduction ....................................................................................................................................... 46
2. Rappels des mécanismes de la commutation ....................................................................................... 46
2.1. Etude des commutations dans une cellule hacheur ...................................................................... 46
2.2. Bilan et perspectives .................................................................................................................. 55
2.3. Seconde approche de modélisation : modèle mathématique « simple » des dv/dt ......................... 58
2.4. Conclusion................................................................................................................................. 63
3. Caractérisation d’un MOSFET SiC et mise en œuvre d’une stratégie de commande passive de la
commutation ............................................................................................................................................... 63
3.1. Présentation du banc de caractérisation ....................................................................................... 64
3.2. Caractérisation dynamique du composant CMF20120D .............................................................. 71
3.3. Caractérisation dynamique à CGD variable : contrôle passif des dv/dt ........................................... 74
3.4. Application du modèle analytique de dv/dt ................................................................................. 77
3.5. Conclusion................................................................................................................................. 79
4. Commande active des commutations : présentation d’une boucle de contrôle du di/dt.......................... 80
4.1. Contexte .................................................................................................................................... 80
4.2. Présentation de la boucle d’asservissement ................................................................................. 82
4.3. Etude Fréquentielle .................................................................................................................... 84
4.4. Simulation temporelle ................................................................................................................ 89
5. Conclusion du chapitre ....................................................................................................................... 91
45
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
1. Introduction
Dans le chapitre 1, nous avons montré que les composants à grand gap apportaient une réelle rupture
technologique dans le domaine de l’électronique de puissance concernant la gamme « moyenne tension ».
Cependant, pour être en mesure de bénéficier des opportunités qu’offrent ces nouveaux composants, leur mise en
œuvre doit être minutieusement étudiés au sein du circuit de puissance et de manière conjointe avec le circuit
driver. Dans ce chapitre, nous commencerons par rappeler de manière détaillée l'analyse des mécanismes qui
régissent la commutation dans un circuit hacheur ou onduleur. Cette analyse permettra de mettre en avant les
grandeurs physiques et les degrés de liberté principaux sur lesquels jouer pour optimiser les séquences de
commutations par le driver. Un premier modèle analytique « faible coût » du comportement en dv/dt a ainsi été
développé.
Le CMF20120D, transistor MOSFET SiC 1200V, de la société CREE a été choisi comme support à l'étude.
Celui-ci nous a permis de réaliser une campagne complète de caractérisation dynamique en configuration
onduleur et de tester une stratégie de commande passive d’optimisation du dv/dt. Cette approche a permis de
caractériser la robustesse du modèle proposé. Finalement, un second modèle de simulation du composant, fourni
cette fois par le constructeur, nous permettra d’étudier et de dimensionner en simulation d'une boucle de contrôle
actif du di/dt.
46
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Les lois de Kirchhoff appliquées à la maille de puissance (équations (2-1) et (2-2)) et à la maille de
commande (équation (2-3)) donnent :
= (2-1)
= + (2-2)
= . + (2-3)
Séquence 1 : t0 t t1
Au début de la séquence le transistor est bloqué et est représenté sur le schéma équivalent de la Figure 2-2
seulement par ses éléments parasites capacitifs. Le courant de grille commence à s’établir, charge les capacités
CGS et CGD et circule dans la branche via la diode de roue-libre D. Le courant dans la maille de commande s’écrit
suivant (2-4). La loi de Kirchhoff appliqué à la maille de puissance nous donne l’équation (2-5). Les tensions
VDC et VAK sont constantes, alors on en déduit (2-6) puis (2-7).
47
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
dVGD dVGS
(2-6)
dt dt
dVGS dVGS
IG (CGS CGD ). CISS _ OFF . (2-7)
dt dt
CISS = CGS + CGD, est la capacité d’entrée et CISS_OFF la valeur de CISS, quand le transistor est bloqué. On
rappelle également qu’il est couramment noté : COSS = CDS + CGD : la capacité de sortie, et CRSS = CGD : la
capacité de contre-réaction.
A partir des expressions (2-3) et (2-7), on écrit l’équation différentielle du premier ordre dans le cas de la
charge d’un condensateur (2-8). Cette équation est vérifiée par (2-9).
dVGS (t )
VDRV RG .CISS _ OFF . VGS (t ) (2-8)
dt
t
VGS (t ) VDRV . 1 e 1
(2-9)
1 RG
Quand le transistor est bloqué, sa capacité CGD est minimale. Elle est le résultat de la mise en série de
CGDOX (capacité d’oxyde du transistor au-dessus du Drain) et CGDZCE (capacité présentée par la Zone de Charge
d’Espace), voir Figure 2-3. Les valeurs typiques sont CGDOX = 350pF/mm² et CGDZCE = 10pF/mm² [18], ainsi CGD
est donnée par l’expression (2-12). On déduit CISS_OFF CGS, où CGS résulte de la mise en parallèle de CGS1
(capacité d’oxyde de grille) et de CGS2 (capacité de débordement de la zone de grille sur la diffusion de source).
. (2-12)
=
+
Bilan
VGS va croître de manière exponentielle et l’on passera à la séquence 2 au moment où VGS atteint la valeur
VGTH. Le temps t1 peut être déduit de l’expression (2-9) où VGS(t1) = VGTH. A partir des équations (2-3) et (2-7),
on en déduit la valeur de dVGS/dt au passage de la séquence 1 à 2, (2-13). La durée totale de la séquence 1 est
donnée par l’équation (2-14). Cette durée est désignée en pratique par TdON (délai à la mise en conduction du
courant).
48
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
= (2-13)
. _
V DRV (2-14)
t1 t0 1 . ln
V DRV VGTH
Séquence 2 : t1 t t2
VGS a atteint la tension de seuil et un canal se forme dans le transistor. Celui-ci est alors en régime de
conduction dans sa zone de fonctionnement saturé (canal pincé, VDS grand). La Figure 2-4 montre le
comportement de la tension VGS et du courant ID durant la séquence 2.
Figure 2-4 - Zoom sur la séquence 2. Tangente sur VGS (t) en t=t1
Le courant de drain évolue de 0A jusqu’à ICH durant un temps relativement court t=t2-t1. On remarque que
durant ce transitoire, la tension VGS, poursuivant sa caractéristique de charge exponentielle, évolue relativement
peu d’une tension VGTH à une valeur VGSP. La dépendance du courant du canal en fonction de la tension grille-
source est donnée par l’équation (2-15) ; où le terme est relatif à la géométrie et aux propriétés technologiques
du composant. Si l’on étudie les variations temporelles de (2-15), on obtient l’expression (2-16) . Faisant
apparaître le terme de transconductance (2-17).
2
I CANAL ( t ) . V GS ( t ) V GTH (2-15)
2
dI CANAL ( t ) dV GS ( t )
. V GS ( t ) V GTH . (2-16)
dt dt
g fs (t ) . V GS ( t ) VGTH (2-17)
Ce dernier terme étant fortement variant sur l’intervalle temporel considéré [t1, t2]. Cependant, l’étude peut
être considérablement simplifiée en considérant que la variation temporelle du courant du canal est quasi-
constante sur cet intervalle et que la variation de la tension grille peut être approximée à sa dérivée en t=t1
(équation (2-13)). Cette approche nous amène dès lors à considérer un terme de transconductance « linéarisée »
(noté gfs), invariant, caractérisant le comportement du transistor MOSFET considéré. On se ramène alors à un
modèle macroscopique simple du transistor pour lequel une loi linéaire, et non quadratique, de dépendance du
courant de canal en fonction de la tension grille - source suffit pour être représentatif des comportements
transitoires observés lors des commutations :
49
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
dVGD
ID I CANAL CGD . I CANAL (2-19)
dt
= . = (2-20)
. _
I CH
t2 t1 (2-21)
dID / dt
t2
VGSP VDRV . 1 e 1 (2-22)
A la fin de la séquence 2, la diode se bloque en théorie (si celle-ci est dépourvue de charges). En pratique,
le blocage intervient si vite qu’il apparaît un courant de recouvrement. Une fois la diode effectivement bloquée
la tension VDS va décroître.
Séquence 3 : t2 t t3
Le transistor MOSFET est maintenant conducteur. La Figure 2-6 montre la répartition des courants durant
la phase transitoire liée au mécanisme de dv/dt. On définit ISD comme le courant circulant par la capacité drain –
source dans le sens source – drain. On définit IGD comme le courant circulant par la capacité grille – drain dans le
sens grille – drain. On notera que le courant drain du transistor est la contribution de trois courants : celui
circulant dans le canal et les deux circulant respectivement dans les capacités CGD et CDS (expressions (2-23) et
(2-24)). A l’amorçage, dVDS/dt < 0, ainsi ISD > 0 et dVGD/dt > 0, ainsi IGD > 0.
50
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-6 – Schéma équivalent pour la séquence 3. Définitions des courants issus des dv/dt.
Toutes les charges apportées sur la grille vont donc servir à réduire la tension présente aux bornes de la
capacité CGD. Le courant de canal joue un rôle actif dans ce processus, car il permet de décharger la capacité CGD
ainsi que la capacité CDS. Il est alors évident qu'un courant de canal supérieur au courant de charge ICH est
nécessaire pour assurer la commutation en tension. Il découle de cette analyse une valeur minorée de la tension
de plateau VGSP (2-25).
= + + (2-23)
= + . . (2-24)
+ (2-25)
Durant cette séquence, la charge de CGS est momentanément interrompue compte tenu du fort appel de
charge à acheminer à CGD en raison de la forte variation temporelle du potentiel sur l’électrode de drain. La
tension VGS reste constante et égale à VGSP tandis que la charge totale QG apportée à la grille continue
d'augmenter : c’est l’effet Miller. A partir des expressions (2-4) et (2-26) et en tenant compte que dans cette
séquence, la variation de la tension VGS est quasi nulle ((2-27) et (2-28)), on obtient (2-29). Ce résultat est un
majorant.
= + (2-26)
0 (2-27)
Le courant de grille est essentiellement dépendant des grandeurs externes que sont : la tension issue du
driver VDRV, et la résistance de grille RG. On peut exprimer IG selon (2-30). Il s'agit donc d'une séquence de dv/dt
contrôlée par un courant de charge de grille.
51
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
(2-30)
La capacité CGD est, en pratique, non linéaire. Sa valeur est dépendante de la tension présente à ses bornes,
donc dépendante de l’évolution des tensions VGS et VDS. Partant d’une très faible valeur (séquence 2, expression
(2-12)) jusqu’à une valeur beaucoup plus forte (Figure 2-7, canal uniforme, CGD = CGDOX) [58] et [59].
S G
canal CGDOX
P N+ - - - - ----
N+ P
- - - -
+ + + + + +
ID
N
métallisation
D
Figure 2-7 - Vue en coupe du transistor MOSFET à la fin de la séquence 3
Séquence 4 : t3 t t4
A l’issue de la décharge des capacités CGD et CDS, la tension VDS approche de sa valeur finale RDSON.ICANAL et
ne varie plus (Figure 2-8). La tension VGS va recommencer sa croissance, à nouveau de forme exponentielle,
jusqu'à atteindre la tension d'alimentation du driver. En reprenant l’équation (2-4) mais cette fois avec VDS fixe
on obtient (2-31). On note CISS_ON, la valeur de CISS quand le transistor est dans sa zone ohmique.
dVGS
IG CISS _ ON . (2-31)
dt
52
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
( t t3 ) (2-32)
VGS (t ) (VDRV VGSP). 1 e 2
VGSP
RG
Bilan de l’amorçage
On résume l’évolution des tensions VGS et VDS et du courant ID pour l’amorçage sur les chronogrammes de
la Figure 2-9.
Entre les séquences 2 et 3, à VGS = VGSP, le transistor est sur le point à maximum de contrainte où courant et
tension sont maximums dans le transistor
3. séquence 3 : le courant de canal et le courant de grille contribuent à la décharge des capacités CGS et CGD
donnant lieu à la séquence de dv/dt dont la non-linéarité est principalement due à la capacité CGD.
4. séquence 4 : le dv/dt est terminé et le transistor est polarisé dans sa zone ohmique. Les capacités CGS et CGD
sont chargées à la tension du driver.
Remarque : dans la partie 2.2.1 « Bilan », la Figure 2-14 présente une version non idéale, à l’amorçage et
au blocage, du trajet du point de fonctionnement dans le quadrant I (ID-VDS).
53
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-10 - Trajet simplifié du point de fonctionnement sur la caractéristique de transfert durant la mise à ON
(éléments parasites de la maille de commutation, de la diode et du driver non pris en compte)
On observe les mêmes phénomènes au niveau des capacités que durant l’amorçage. Les expressions (2-23)
et (2-24) restent vraies, mais les courants IGD et ISD sont cette fois négatifs (cf. Figure 2-11). Ainsi, le courant de
canal est égal au courant de charge diminué de la contribution de ces deux courants transitoires. De la même
manière que pour l'amorçage, la tension de plateau au blocage diffère donc de la simple somme de la tension de
seuil et du quotient du courant de canal par la transconductance (2-25). Cette fois l’expression (2-25) représente
une valeur majorée de la tension de plateau VGSP.
54
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Une fois la charge des capacités terminée, VGS décroît à nouveau. Comme à l’amorçage, on atteint un point
de fonctionnement où VDS et ID font peser dynamiquement le maximum de contraintes sur le transistor. Le
courant de drain va finalement décroître selon une dynamique faisant intervenir la transconductance du transistor
et la résistance de grille. Quand VGS atteint VGTH, le courant ID s’annule complètement et le transistor devient
OFF. La diode de roue-libre entre en conduction. Les chronogrammes de la mise OFF sont visibles sur la Figure
2-12.
2.2.1. Bilan
= = (2-34)
.
| | .
= . = (2-35)
.
55
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
A l’amorçage :
Au blocage :
1. Phase 1 : le transistor est polarisé dans sa zone ohmique. Les capacités CGS et CGD sont chargées à la tension
du driver.
2. Phase 2 : la tension du driver est mise au potentiel le plus bas provoquant la décharge des capacités CGS et
CGD. Comme à l’amorçage, on passe par une zone de plateau Miller où VDS commute.
3. Phase 3 : avant la fin effective du dv/dt, le passage de VGS sous la tension de seuil VGTH provoque
l’extinction du canal et donc la commutation du courant de drain.
4. Phase 4 : le résidu de courant présent dans les inductances parasites se décharge dans la capacité COSS.
L’ensemble COSS - LP formant un circuit résonant qui provoque des oscillations de tension (VDS) et de
courant (ID).
56
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
a) b)
Figure 2-14 –Extrait de la thèse [62]. Trajet du point de fonctionnement non idéal à l’amorçage (a)
et au blocage (b).
Le contrôle passif des d./dt reviendra à jouer sur les paramètres surlignés en bleus dans les équations (2-34)
et (2-35). Le moyen le plus simple et global est de faire varier RG, la résistance de grille intervient dans les deux
expressions, son augmentation ralentit les dv/dt et les di/dt (Figure 2-15 a). Dissocier RG en deux valeurs RG_ON et
RG_OFF avec l'ajout d'une diode permet de régler les d./dt distinctement à l'amorçage et au blocage. On peut
également intervenir plus finement sur l’une ou l’autre des pentes du courant ou de la tension en ajoutant, en
parallèle des capacités du transistor, des capacités extérieures. Augmenter CGD impacte le dv/dt (expression
(2-34) et Figure 2-15 b), augmenter CGS impacte le di/dt (expression (2-35) et Figure 2-15 c).
Pour agir plus finement, et ainsi générer moins de pertes, il faut intervenir de manière séparée durant l’une
ou l’autre des commutations (dv/dt ou di/dt). Pour cela, on peut agir sur les grandeurs électriques issues du driver
et repérées en orange dans les équations (2-34) et (2-35) ; VDRV (en amont de RG) ou IG (en aval de RG). Une
boucle de contrôle actif du di/dt est présentée dans la partie 3.
L’analyse des dv/dt présente finalement un intérêt supplémentaire. En effet, à partir d’une prédétermination
des pentes de commutations en tension, on peut donner une estimation des fréquences de cassures sur
l'enveloppe spectrale de la tension VDS. La valeur de ces fréquences de cassure permet notamment une
prédétermination du filtrage associé. La partie 2.3 présente une seconde approche de modélisation, plus fine que
la précédente, des dv/dt. A partir de celle-ci, on réalise dans la partie 3.4, une comparaison simulation versus
estimations mathématiques des fréquences de cassures.
57
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
b) CGD_EXT, action plus sélective sur le dv/dt c) CGS_EXT, action plus sélective sur le di/dt
Durant les séquences de dv/dt, c’est-à-dire les séquences de commutation de la tension aux bornes Drain et
Source du transistor, la conduction de la diode de roue-libre n'intervient pas. Seule sa capacité de transition CT
avec CT << COSS intervient, celle-ci peut être vue comme une capacité en parallèle avec COSS dans la mesure où
les éléments parasites inductifs côté drain et côté source peuvent être négligés dans les séquences particulières de
dv/dt. Ceci est justifié par le fait que les variations éventuelles de courant du canal rebouclent de manière interne
par les capacités propres du transistor et non pas de manière externe dans la maille compte tenu du courant
« forcé » par la charge. Evidement il n'en est pas de même dans les phases de di/dt où la charge est isolée de la
maille par la diode de roue-libre qui est passante. Le dv/dt intervient durant la séquence 3, on reprend le schéma
équivalent de cette séquence sur la Figure 2-16. Les équations qui régissent cette séquence sont récapitulées dans
le Tableau 2-3. L’expression (2-36) est une réécriture des expressions (2-23) et (2-24).
Tableau 2-3 – Equations régissant la séquence de dv/dt d’amorçage en régime temporel forcé
1
= . + (2-3) = (2-29)
ICANAL
VGSP VGTH (2-25) = + + . (2-36)
g fs
dVDS dVGD
(2-28)
dt dt
58
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-16 - Schéma équivalent de la cellule hacheur pour l'étude des dv/dt
C DS
ID IG g fs .(VGSP VGTH ) IG (2-37)
C GD
C DS
k (2-38)
C GD
g fs .(VGSP VGTH ) ID
V DRV RG VGSP (2-40)
1 k
(1 + ). + . + .
= (2-42)
(1 + ) + .
1 ( )
= (2-43)
(1 + ) + .
En faisant intervenir COSS = CGD + CDS, en prenant en compte la capacité CT de la diode de roue-libre, ainsi
qu’en notant le courant de drain comme étant égal au courant de charge ICH, nous obtenons une expression
générale du dv/dt dans le cas « canal actif » (2-44).
59
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
.( )
= (2-44)
+ + . .
Pour l’amorçage : RG = RG_ON et VDRV = VDRV+ (avec VDRV+ > VGTH), pour le blocage : RG = RG_OFF et VDRV =
VDRV- (avec VDRV- < VGTH). Ces expressions sont récapitulées dans le Tableau 2-4.
.( )
= (2-45)
×( + )+ . .
Figure 2-17 –Configuration bras d’onduleur avec diode de roue-libre en parallèle des transistors de puissance
(1 + ). ( )+ .
= . (2-46)
(1 + ) + .
.( )
_ = (2-47)
.
60
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Le courant ID s’exprime cette fois suivant (2-48) et (2-49). On peut ainsi écrire VDRV- sous la forme (2-50) et
obtenir l’expression de VGSP dans le cas du blocage à courant de canal nul (2-51). On en déduit l’expression du
dv/dt (2-52). Cette relation est indépendante de RG puisque la tension VGS est inférieure à la tension VGTH
provoquant l’absence de canal conducteur.
dVDS CDS
ID I G CDS IG IG (2-48)
dt CGD
ID I G (1 k ) (2-49)
RG .I D
VDRV VGSP (2-50)
1 k
(1 + ). + .
= (2-51)
(1 + )
= (2-52)
(1 + ).
En faisant intervenir COSS= CGD+ CDS, en prenant en compte la capacité CT de la diode de roue-libre, ainsi
qu’en notant le courant de drain égal au courant de charge ICH, nous retrouvons l'expression bien connue du dv/dt
dans le cas d’un blocage à courant de canal nul (« canal passif ») (2-53). Il s’agit aussi du cas pour lequel on fait
tendre RG vers 0 (attaque en tension de la grille). On peut également retrouver cette expression directement à
partir de la forme générale proposée dans le mode « canal actif » (2-44) en posant « gfs = 0 -1 » (transistor
bloqué).
= (2-53)
_ _ +
61
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
.
= + (2-54)
(1 + )
= (2-55)
_ _ ( + )
2.3.3. Bilan
On propose dans le Tableau 2-4 un récapitulatif exhaustif de la modélisation qui permet d’appréhender tous
les cas possibles à partir des expressions (2-44) et (2-53). On tient compte de la capacité CT des diodes.
Tableau 2-4 - Modèles de dv/dt en régime forcé et domaines de validités
Domaine de Hacheur Onduleur
validité (1 Transistor – 1 Diode) (2 Transistors – 2 Diodes)
dv/dt .( ) .( )
aucune restriction
amorçage + + . _ . 2( + )+ . _ .
.( ) .( )
ICANAL non nul
dv/dt + + . _ . 2( + )+ . _ .
blocage
ICANAL nul
+ 2. ( + )
A l’amorçage (Figure 2-18 (a)), l’évolution du dv/dt en fonction du courant de charge est linéaire, suivant
l’équation affine (2-44). Plus RG est élevée, plus le dv/dt est faible, la commutation sera alors plus « douce »
mais dissipative. De même, plus ICH augmente, plus le dv/dt diminue. A l’amorçage, nous l’avons vu,
l’expression (2-44) reste vraie quelle que soit RG. Le canal est le siège d'un courant contrôlé et l'effet Miller. Il
est actif dans le processus de dv/dt. Au blocage (Figure 2-18 (b)), à fort courant, on suit le modèle général donné
par l’expression (2-44), mais dès que le courant ICH devient inférieur à ICH_CRITIQUE alors la valeur du dv/dt n’est
plus suffisante pour maintenir VGS polarisée au-dessus du seuil VGTH. On bascule sur la droite orange,
indépendante de la valeur de RG. D'une manière générale, c'est le modèle donnant le plus faible dv/dt qui sera
physiquement dominant et limitant la dynamique. C'est-à-dire le modèle traduisant une limitation physique dans
le circuit : soit un très faible courant de charge, soit une résistance de grille produisant un gain de contre-réaction
trop fort.
Finalement, à partir d’une exploitation des modèles, on retrouve les deux cas extrêmes mais courants de
commande des transistors de puissance :
62
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Cas 1 : RG 0 ,
Dans ce cas, on réalise une attaque en tension de la grille, ce cas est dédié aux applications hautes
fréquences. Le dv/dt au blocage ne dépend que du courant de la charge, il présente donc une valeur variable en
mode onduleur. A l'opposé, le dv/dt à l'amorçage présente une valeur imposée par le gain (gfs) du transistor, très
peu variable et de valeur bien plus élevée qu'au blocage. Le comportement est très fortement asymétrique dans
ce cas.
Dans ce cas on réalise une attaque en courant de la grille, ce cas est dédié aux applications basses
fréquences et forte puissance. Dans ce cas les dv/dt sont limités par le driver et peu dépendants du point de
fonctionnement.
a) b)
Figure 2-18 - dv/dt =f(ICH) pour plusieurs valeurs de RG à l’amorçage (a) et au blocage (b)
2.4. Conclusion
Dans cette partie est présenté un rappel complet des mécanismes de la commutation à l’amorçage et au
blocage à partir d’un exemple classique de cellule hacheur à transistor MOSFET. La mise en équation de
chacune des séquences a permis d’établir une modélisation analytique des pentes de commutations en tension et
en courant. A partir de cette modélisation, on comprend sur quel paramètre et dans quelle séquence de la
commutation on doit agir pour la contrôler, dans l’objectif d’obtenir le meilleur compromis entre vitesse de
commutations et pertes de commutations. Dans la suite de ce chapitre, les prédictions mathématiques issues du
modèle analytique seront confrontées à des résultats de simulations. Les résultats de simulation sont obtenus à
partir d’un modèle comportemental de MOSFET recalé sur des résultats de mesures.
63
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
3.1.1.Choix du composant
Le composant choisi est un MOSEFET SiC canal N de première génération, fabriqué par CREE, de
référence : CMF20120D. Situé sur le segment des composants à grand gap (SiC) / moyenne tension il est mis en
concurrence avec des JFET SiC. Les JFET SiC sont la plupart du temps Normally-ON (gamme INFINEON entre
autres) ; parfois Normally OFF, mais SEMISOUTH le principal constructeur a cessé son activité ; ou encore
Normally OFF hybride, JFET SiC + PMOS Si en source commune, ou encore JFET cascodé à un NMOS Si en
série. Le composant cible (MOSFET Normally OFF) offre une grande simplicité dans la conception de son
driver par rapport à la concurrence JFET.
Depuis ces travaux de caractérisation, le CMF20120D a été remplacé dans le catalogue CREE par le
C2M0025120D (1200V / 90A / 25m ).
Introduction
Le composant a été caractérisé en configuration bras d’onduleur. Il est chargé par une simple inductance à
air à fil de Litz bobinée en deux couches de valeur LCH = 330µH, alimentée sous VDC = 600V (Figure 2-19). Les
interrupteurs de puissances sont et pilotés en mode mono-coup selon la méthode dite de « double impulsion » par
une carte FPGA (puce XILINX XC95144XL). La Figure 2-20 donne les chronogrammes des signaux de
commandes ; t1 : charge du courant ICH, cette durée est réglable via une roue codeuse implantée sur la carte
FPGA (Plage : 2,5µs à 58,5µs par pas de 4µs) ; t2 : maintien de ce courant (recirculation par le High-Side) ;
début de t3 : analyse de séquence d’amorçage ; fin de t3 : analyse de séquence de blocage. La durée de la phase t1
et le courant commuté sont liés par l’équation (2-56). L’ensemble de la séquence t1 + t2 +t3 est de très courte
durée (<80µs), ainsi cette méthode impulsionnelle de caractérisation permet de s’affranchir de tout management
thermique. L’équation (2-57) permet une estimation de l’énergie emmagasinée dans l’inductance de charge. En
considérant IMAX, obtenus à partir de l’expression (2-56) avec t1 = tMAX = 58,5µs ; on déduit EL = 1,8J.
= × (2-56)
1
= . . ² (2-57)
2
L’instrumentation porte sur l’interrupteur Low-Side, car celui-ci est référencé au potentiel du plan de masse
du montage et de la table, lequel est aussi relié à la terre. La partie 3.1.3. Détails les caractéristiques techniques
des outils utilisés. L’inductance de charge est câblée de telle sorte que le composant Low-Side puisse être
commandé à l'amorçage et au blocage lors des commutations (courant ICH algébriquement positif sur la figure).
Une photo du banc de test est proposée sur la Figure 2-21. Cette partie est consacrée à la description détaillée du
banc d’essai.
64
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Le PCB de puissance
Pour réduire la surtension au blocage, qui peut-être potentiellement importante du fait de la rapidité de
commutation, il est nécessaire de minimiser les inductances parasites des mailles. Les mailles considérées
importantes dans le montage sont la maille de commutation (constituée de C, des transistors High-Side MHS,
65
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Low-side MLS et du Shunt) ainsi que les deux mailles de commande (chacune constituée de la jonction grille-
source du transistor, de l’alimentation du driver et de la résistance de grille RG). Pour cela, la carte de puissance
du circuit de caractérisation est :
d’une part réalisée sur un PCB double couche maximisant les surfaces de connexion placées en
regard, pour former une maille de commutation de puissance faiblement résistive ; présentant une
surface de boucle minimale et présentant un effet de compensation du champ propre lié à la
configuration particulière de circulation des courants (à l’instar d’un busbar). La face arrière est
utilisée comme plan de masse et est reliée à la terre.
d’autre part, compte tenu de la limitation à deux couches, la longueur de la boucle formée par la
maille de commutation est minimisée également par une implantation judicieuse des composants.
Cela est vrai aussi bien pour la maille de commutation que pour les deux mailles de commande.
Une estimation de l’inductance parasite de maille de commutation est donnée par la suite.
La carte driver
Une carte « driver rapide » basée sur une isolation par optocoupleur et un buffer rapide (charge de 15nF en
50ns) à large plage d’alimentation a été développée au Laboratoire. Son schéma de principe est donné sur la
Figure 2-22. Le Tableau 2-6 résume ses principales caractéristiques. Enfin une photo est également présentée sur
la Figure 2-23. Le signal issu du FPGA est mis en forme pour optimiser le fonctionnement de l’optocoupleur par
une carte « interface de commande » assurant une attaque en signal bipolaire de la diode émettrice de
l'optocoupleur.
Précautions
Afin de faire coexister le transistor de puissance avec les câblages et les alimentations, il faut une limitation
du rayonnement du câble de charge et du dv/dt par une connexion torsadée ponctuelle en bord de carte. Par
66
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
ailleurs, des filtres de mode commun sur toutes les alimentations de puissance et auxiliaires sont nécessaires. Les
cartes drivers sont directement soudées sur la carte de puissance (sans broches) au plus près des transistors. Ils
sont placés sur la face opposée à celle du shunt de manière à ne pas perturber les mesures.
Figure 2-23 - Photo de la carte driver vue de dessus (dimensions 2,9 x 1,9 cm²)
Tableau 2-6 – Caractéristiques de la carte driver
3.1.3.L’instrumentation
Une attention particulière a été portée sur le choix de la bande passante de l'oscilloscope, des sondes
passives et sur la compensation de toutes les imperfections de mesure pouvant fausser les mesures des énergies
de commutation. Cela comprend, la compensation capacitive des sondes par un atténuateur compensé entre
celles-ci et l'oscilloscope, l’adaptation d'impédance du capteur de courant ainsi que la compensation numérique
des temps de propagation des câbles au niveau de la mémoire de l'oscilloscope. Ce dernier point est
indispensable pour éviter un écart temporel entre les sondes qui entraînerait des erreurs importantes de mesure de
la puissance instantanée et de l’énergie avec des composants à grand gap à commutation ultra-rapide. Un soin
particulier a donc été apporté sur la mise au point d’une méthode de vérification « précise » de la cohérence des
formes d’ondes obtenues et de l’alignement des sondes entre-elles grâce à des points caractéristiques (Figure
2-25).
Les temps de commutations sont de l’ordre de 10 à 20ns. Il faut s’assurer que le temps de montée (trm) d’un
appareil de mesure soit très largement inférieur devant le temps de montée du signal (noté trs pour signal rise
time). Le temps de montée d’un appareil est lié à sa bande passante par la relation (2-58). Le Tableau 2-7 dresse
la liste des appareils d’instrumentations utilisés.
67
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-24 –Schéma du bras d’onduleur MOSFET SiC et son instrumentation. DUT en Low-side référencé à la
terre; 1A, 2A et 3A : trois voies analogiques d’un premier oscilloscope; 1B : une voie analogique d’un second
oscilloscope (flottant).
68
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
d'avoir des sondes de référence sur lesquelles les autres mesures seront alignées. La sonde permettant de mesurer
le courant nécessite, elle, une procédure particulière. Il s'agit d'une mesure basse tension (100mV/A) issue d'un
shunt coaxial et aselfique de 80cm de long. L’ensemble, comprenant le corps de sonde et la connectique, reste
très sensible aux perturbations liées aux commutations. Une transmission blindée et adaptée 50 entre le shunt,
le câble coaxial et l'oscilloscope, est donc obligatoire. La compensation du temps de transmission de ce câble est
réalisée en deux temps. Tout d’abord à partir de la valeur standard de 4,4ns/m ([64]), soit 3,52ns pour 80cm de
câble. Finalement, par l’ajustement manuel de l'alignement sur des points caractéristiques de la
commutation (Figure 2-25) :
(a) Le courant commuté à l'amorçage est aligné sur la chute de tension selfique parasite entre drain
et source.
(b) Les oscillations du courant et de la tension au blocage, sont mises en quadrature (le transistor
est équivalant à une capacité COSS vue de ses bornes).
Nous obtenons une compensation finale de 3,6ns (±200ps à ±500ps). L'erreur ainsi commise sur les
mesures de puissance instantanée est de l'ordre de ±2% sur une base de 20ns.
a)
Figure 2-25 – Exemple de vérification de l’alignement des sondes sur une commutation de transistor JFET
associé à une diode Schottky SiC (travaux antérieurs respectant la même procédure [65])
3.1.4. Méthodologie
69
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
évitant un auto-échauffement significatif de la puce d'autre part. Ainsi, le courant commuté à l’amorçage du
transistor est légèrement inférieur au courant commuté au blocage. Différents essais seront réalisés, les
paramètres sont : le courant de charge, la résistance extérieure de grille RG et une capacité grille drain externe
CGD_EXT.
Remarque : L’article [66] propose une méthode alternative de mesure des pertes par commutation. La
méthode présentée, dite « méthode d’opposition », est une méthode globale, qui mesure les pertes totales sans
faire appel à la mesure des formes d'ondes. Ainsi, elle ne permet pas d'extraire les dv/dt, di/dt et temps de
commutation de manière directe.
On prend en compte dans le calcul d’ECOM (énergie lors d’une commutation que doit supporter le
transistor), les courants circulant dans le canal uniquement. ID est le courant mesuré dans le shunt aselfique
représentatif du courant drain du transistor, ICANAL courant circulant dans le canal et ICEQ la somme des courants
circulant dans les capacités dont une des deux électrodes est reliée au drain du transistor (capacité totale
équivalente notée CEQ), on peut résumer :
A l’amorçage, on mesure seulement le courant ID = ICANAL - ICEQ alors que les courants ICEQ
circulent dans le canal : ICANAL = ID + ICEQ. Il faut donc ajouter la valeur énergétique réactive
associée à la présence de CEQ à la grandeur énergétique mesurée pour obtenir ECOM.
Au blocage, on mesure ID = ICANAL + ICEQ, mais ces courants de charge de capacité ne circulent pas
dans le canal : ICANAL = ID - ICEQ. Il faut alors retrancher la valeur énergétique réactive associée à la
présence de CEQ à la grandeur énergétique mesurée pour obtenir ECOM.
De manière générale, suivant les cas étudiés, en configuration hacheur ou onduleur, avec ou sans diode
câblée en parallèle, la valeur de la capacité totale, nommée CEQ, ne sera pas la même. Dans notre étude, nous
resterons en configuration onduleur, sans diode câblée en parallèle, donc CEQ = COSS. Cependant, dans la partie 0,
nous nous intéresserons à l’impact de l’ajout d’une capacité grille – drain externe, notée CGD_EXT, sur les
commutations. Ainsi, la valeur de CEQ doit être recalculée telle que : CEQ = COSS + CGD_EXT. Le Tableau 2-8
donne les valeurs des capacités mises en jeu et de l’énergie réactive associée dans notre étude et énumère les
différents cas possibles. L’énergie réactive est donnée par l’équation (2-59). Conformément au Tableau 2-8, la
valeur minimale du terme correctif à considérer est de 74µJ pour VDC = 600V.
70
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
1
= . × (2-59)
2
Tableau 2-8 - Récapitulatif des cas possibles
Ensuite, nous étudierons l’impact des variations de RG sur les commutations. Pour chaque cas, on relève le
dv/dt (V/ns), le di/dt (A/ns) et l’énergie de commutation (ECOM en µJ) tenant compte du terme correctif.
Au blocage, le cas « faible courant » nous permet d’observer le mode « Effet Miller Inactif » (Figure 2-29).
Il s’agit du plus faible dv/dt (9,7 V/ns). L’étiquette « 1 » permet d’observer que le dv/dt se produit à VGS < VGTH,
c'est-à-dire avec un canal non formé. De ce fait, la commutation en courant est régit par un pont diviseur
capacitif formé par les capacités COSS des transistors High-Side et Low-Side. Le courant commute suivant une
forme en « marche d’escalier » avec un palier à ICHARGE/2 quand les transistors sont parfaitement appairé
(étiquette « 2 »). Grace à ces formes d’ondes on peut, à partir de l’application numérique (2-60), déduire une
valeur approchée de COSS = 412pF (valeur datasheet : 120 pF). Finalement à partir de fOSC et de COSS on peut
déduire la valeur de l’inductance parasite présente dans la maille de commutation LP = 15,7nH (équation
(2-61)).
71
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
= (2-55)
_ _ 2.
= = 412 (2-60)
2.
1
= = 15,7 (2-61)
4. . .
72
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
a)Amorçage b) Blocage
Figure 2-32 – dv/dt fonction du courant de charge. Paramètre : RG.
a) Amorçage b) Blocage
Figure 2-33 – di/dt fonction du courant de charge. Paramètre : RG.
a) Amorçage b) Blocage
Figure 2-34 – ECOM fonction du courant de charge. Paramètre : RG.
73
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
A l’amorçage, quel que soit le courant de charge, l’effet Miller est actif. Ainsi, l’augmentation de la valeur
de RG permet de réduire les valeurs des dv/dt (Figure 2-32 a) et des di/dt (Figure 2-33 a). Les sens de variation
sont conformes aux expressions mathématiques obtenues dans la partie 2. Le ralentissement des commutations se
fait au prix d’une augmentation de l’énergie de commutation (Figure 2-34 a). Par exemple, dans le cas d’un plus
fort courant de charge, RG_TOTAL (RG + RG_INT) évolue entre 6 et 14,1 (facteur 2,3) et ECOM évolue entre 1,9mJ
et 2,3mJ (facteur 1,2). A titre de comparaison, la datasheet donne à RG = 6,8 , VDC = 800V et ICH = 20A : EON =
530µJ.
Au blocage, le mode de commutation (Effet Miller actif ou inactif) dépend de la valeur du courant de charge. A
faible courant de charge, on observe l’effet Miller passif (dv/dt Figure 2-32 b, di/dt Figure 2-33 b et ECOM Figure
2-34 b). Dans ce mode, il apparaît clairement que la valeur de la résistance de grille n’influence pas la valeur des
pentes des commutations. A l’opposé, à fort courant commuté, nous sommes en régime d’effet Miller actif.
Ainsi, comme à l’amorçage, RG permet de contrôler les d./dt au prix d’une augmentation de l’énergie de
commutation. Exemple dans le cas du plus fort courant de charge, toujours pour une variation de RG_TOTAL dans
un facteur 2,3 ; ECOM évolue entre 367µJ et 630µJ soit un facteur 1,7. Toutes ces mesures confirment bien les
tendances mises en évidences lors de l'étude théorique et la modélisation dans la partie 2. A titre de comparaison,
la datasheet donne à RG = 6,8 , VDC = 800V et ICH = 20A : EOFF = 320µJ.
Implantation de CGD_EXT
La capacité CGD_EXT est soudée directement sur les broches drain et grille comme l’illustrent le schéma de la
Figure 2-35 et la photo Figure 2-36.
Figure 2-35- Ajout de CGD_EXT Figure 2-36 – Photo de la capacité CGD_EXT soudée
74
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
3.3.1. Oscillogrammes
On observe l’effet de CGD_EXT à l’amorçage (Figure 2-37) et au blocage (Figure 2-38) dans les cas respectifs
de plus fort dv/dt. A l’amorçage, le dv/dt est divisé par 2,2 alors que le di/dt n'est impacté que dans un rapport
1,1. Dans le cas « blocage », le dv/dt est réduit dans un rapport 1,7 alors que le di/dt ne varie quasiment pas
(<0,5%) (Tableau 2-10). Ces résultats permettent de valider l’effet « sélectif » de l’ajout d’une capacité externe
pour limiter les dv/dt. Le léger couplage qui existe malgré tout entre dv/dt et di/dt provient de la contribution de
CGD à CISS durant la séquence du di/dt. En effet, l’hypothèse CISS = CGS pendant le di/dt n’est plus vérifiée pour
le cas d’un CGD_EXT élevé. C’est pourquoi on relève de légères diminutions du di/dt suite à l’ajout d’une capacité
CGD_EXT.
Figure 2-37 - Amorçage, 600V/5,5A. Effet de CGD_EXT Figure 2-38 - Blocage, 600V/55A. Effet de CGD_EXT
75
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Pour appréhender ce compromis à partir des résultats de la campagne de caractérisation dynamique sur le
MOSFET SiC, nous allons observer les résultats de mesures des dv/dt en fonction des énergies de commutation,
dans les cas des séquences d’amorçage ou de blocage et pour les cas de réglages par RG ou CGD_EXT. Ces résultats
sont montrés sur la Figure 2-40.
En comparant les courbes relatives aux variations du paramètre RG ou CGD_EXT (à RG = 6,8 ), on observe
une nouvelle fois l’effet « sélectif » de CGD_EXT. C’est dans le cas (a), amorçage à ICH = 5,5A (régime de fort dv/dt
car courant faible), que le résultat est le plus probant. La courbe en « bleue ciel » (variation de CGD_EXT) passe
sous la courbe « bleue » (variation de RG) indiquant qu’à dv/dt donné la commutation génère moins de pertes. En
considérant la projection en trait pointillé rouge, à dv/dt donnée on gagne 31% sur l'énergie de commutation ; à
énergie donnée, le dv/dt est réduit de 47%. Dans le cas (c), amorçage à ICH = 52A (régime de faible dv/dt), à dv/dt
donnée, on gagne 12% sur l'énergie de commutation ; à énergie donnée, le dv/dt est réduit de 20%. Dans le cas
(d), blocage à ICH = 55A, à dv/dt donnée, on gagne 22% sur l'énergie de commutation ; à énergie donnée, le dv/dt
est réduit de 28%.
Finalement, le cas (b), blocage à ICH = 8A, représente un cas de blocage à « Effet Miller Inactif ». Les
commutations sont très lentes et génèrent ainsi peu de pertes (théoriquement nulles). Le dv/dt est indépendant de
RG, cependant il diminue légèrement avec l’augmentation de CGD_EXT qui apporte une contribution à COSS.
a) b)
c) d)
Figure 2-40 – Bilan : Vitesse de commutation en fonction des Pertes : cas RG variable et CGD_EXT variable.
76
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Remarques :
1) ECOM = ECOM_MESURE ± ½ CEQ x VDC² suivant les cas amorçage ou blocage. Les valeurs de CEQ sont à
consulter dans le Tableau 2-8 (page 71).
2) Au blocage, dans le cas illustré par la Figure b) « Effet Miller Inactif », la commutation se fait en
l’absence de canal, ainsi on devrait retomber sur ECOM = 0J. La très faible énergie mesurée (<40µJ)
représente notre imprécision de mesure.
Figure 2-41 - Modèle comportemental « 1er ordre » de Figure 2-42 – Bras d’onduleur « simple » pour l’étude
transistor MOSFET de puissance des dv/dt
1) Recalage de COSS
Au blocage, à faible courant de charge, le dv/dt est à sa valeur minimale (temps de commutation de la
tension maximum), le courant de canal est nul et seul le courant de charge conditionne le dv/dt. D'après la
Figure 2-29 et l’équation (2-60) on a déduit : COSS = 412pF.
2) Recalage de CRSS
A l'amorçage, à faible courant de charge, le dv/dt est à sa valeur maximale (temps de commutation de la
tension minimum). Le dv/dt est conditionné par le courant de canal et le courant de charge. D'après l’expression
du issus du Tableau 2-4, on trouve grâce à une application numérique à partir des données de : CGD = 49pF et
donc CDS = 377pF.
77
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
a) Amorçage b) Blocage
Figure 2-43- Comparaison simulation / mesure du dv/dt vs courant commuté. Les valeurs indiqué sont celles de
RG, rappel RGTOTAL = RG + RG_INT (5 ). Valeurs des paramètres recalés : VGTH = 9V, gfs = 9,2A/V, COSS =
412pF, CGD = 49pF.
1
. (2-62)
2
+
_ _
+
(2-63)
2 .
78
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
TON
TOFF
a) Amorçage b) Blocage
Figure 2-44 – Commutations de forme trapézoïdale, à fort et faible courant de charge pour RG= 6,8 .
Figure 2-45 – Observation du spectre VDS(f) à fort courant de charge (noir) et à faible courant de charge
(grenat)
3.5. Conclusion
Cette partie a représenté un temps fort du travail de thèse. Elle a permis de mettre au point un
environnement de travail dédié aux composants à grand gap, c'est-à-dire spécifique aux commutations extrêmes.
Cet environnement comprend, entre autres, la mise au point d’un banc de caractérisation, d’un driver rapide, et
d’une méthodologie de mesure précise pour la mesure des énergies de commutation.
Cette partie a également permis une première vérification pratique de l’étude théorique des commutations
présentée dans la partie 2. Toujours en exploitant les équations établies dans la partie 2, nous avons comparé
d’un point de vue compromis rapidité versus pertes, deux méthodes de contrôle passif de commutation
(variations de RG versus variations de CGD_EXT).
Finalement, on établit un modèle équivalant au premier ordre d’un transistor MOSFET, recalé à partir des
mesures et du modèle analytique. Ce modèle offre des résultats réellement satisfaisants, les comparaisons
présentées sur la Figure 2-43 montrent que les points de mesure et les points simulés sont quasiment superposés.
Les résultats sont aussi satisfaisants à l’amorçage qu’au blocage, dans le cas Effet Miller Actif que dans le cas
Effet Miller Inactif. En conclusion, une modélisation analytique des dv/dt, sur toute la gamme possible, est un
moyen intéressant d’estimer l’allure du spectre VDS(f) et ainsi de prédéterminer les filtres EMI.
79
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Dans cette partie, une boucle d’asservissement du di/dt est présentée d’un point de vue théorique sur le cas
« amorçage commandé ». Des résultats de simulation sous PSPICE permettront la validation, sur le principe, de
ce dispositif. Les cas concernant une commutation commandée de blocage, ainsi que le comportement face à une
commutation spontanée (cas bras d’onduleur) seront étudiés en détail dans le chapitre 3.
Il est bien connu que l’inductance de source réalise une contre-réaction naturelle (de type contre-réaction
série) ralentissant l’amorçage du composant (détaillée par la suite). Le principe de la boucle d’asservissement
présentée par la suite est synthétisé par le schéma bloc de la Figure 2-46. Il consiste à mesurer la tension VL qui
apparaît aux bornes de l’inductance de source lors d’une variation du courant drain pour réagir sur la commande
de grille afin d’en contrôler sa valeur via un OTA (Operational Transimpedance Amplifier). De ce fait, on
contrôlera la valeur du di/dt lors de la commutation. La difficulté principale d’un tel asservissement réside dans
la nécessité d’obtenir un circuit de contrôle extrêmement rapide. Un circuit élémentaire (peu de composants), à
proximité du le composant, va donc être étudié et validé en simulation. Son schéma bloc de principe est
représenté sur la Figure 2-47.
4.1. Contexte
80
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
(notée VL). Le couple LS1 – RS1 (interne au modèle) est réglée à 70pH – 10m pour le rendre négligeable vis-à-
vis des composants parasites placés volontairement à l’extérieur du modèle.
Les résultats de simulation obtenus sont présentés sur la Figure 2-50. Ils sont superposés en couleur bleue
sur les oscillogrammes de mesures pour permettre la comparaison. Le modèle ainsi recalé prouve sa robustesse
vis-à-vis des tests sur les 4 cas typiques : amorçage à fort courant (a), blocage à fort courant commuté (b),
amorçage à faible courant commuté (c) et blocage à faible courant commuté (d, cas Effet Miller Inactif). Sur la
Figure c, on note que le dépassement de courant simulé est plus important que le dépassement de courant
mesuré. L’erreur relative sur le dépassement de courant est de 25% ; cependant, la modélisation du di/dt, est
l’objet de l’étude, reste très bonne (erreur inférieur à 20%).
La mise en équation de la Figure 2-51, à partir de l’équation (2-20), permet d’obtenir une expression
réduite liant la variation temporelle du courant du drain durant la séquence d’amorçage en fonction des diverses
81
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
grandeurs du montage (équation (2-64)). Dans cette expression, on suppose que durant la transition du courant,
la tension VGS est peu variante, proche de VGTH ainsi que le courant de grille IG qui lui est lié. Ainsi, pour une
valeur d’inductance faible, le di/dt est limité par la valeur du courant de charge de la grille. Et pour une valeur
d’inductance forte, la limitation est donnée principalement par l’effet inductif.
Conclusion, la chute de tension selfique entraîne un phénomène de freinage sélectif de la séquence de di/dt
du transistor. On remarque que ce phénomène est dual à celui qui a été présenté dans le paragraphe précédent sur
le dv/dt par l'ajout d'une capacité externe CGD_EXT. Il est illustré sur la Figure 2-52. Il s’agit du résultat d’un
amorçage commandé issu du circuit de simulation Figure 2-49 sous les conditions VDC = 600V et ICH = 30A.
= .( ) (2-64)
. + .
4.2.1. Principe
La Figure 2-53 montre le schéma de principe du circuit retenu pour réaliser l’asservissement du di/dt lors
d’une commutation d’amorçage du transistor. On peut résumer son principe de fonctionnement de la façon
suivante :
a) Le di/dt positif lors de la séquence d’amorçage (accroissement du courant drain) provoque une
chute de tension selfique positive VL aux bornes de LS.
b) Cette tension VL active le MOSFET de contrôle M1. Celui-ci détourne un courant ICTRL entraînant
une diminution maîtrisée du courant de grille IG, soit in fine un ralentissement de l’amorçage. Il est
important de noter que ce transistor est placé au plus près de la grille de manière à activer une
contre-réaction « courte » et bien plus rapide que ce qui pourrait être imaginée par une contre-
réaction à l'entrée du buffer du driver. On peut ainsi espérer obtenir une contre-réaction
suffisamment rapide pour le contrôle de la commutation.
Notations :
IDRV est le courant fourni par le driver, IG le courant entrant dans la grille du transistor de puissance MLS,
ICTRL le courant détourné par le MOSFET de contrôle M1 et ID est le courant Drain du transistor de puisance.
MLS est le transistor de puissance MOSFET SiC CMF20120D. Sa transconductance est noté gfs.
M1 est le transistor de contrôle. En simulation, on a accès aux paramètres W et L afin de pouvoir gérer son
gain de transconductance noté gm. W (largeur) et L (longueur) sont les dimensions géométriques du canal.
VDRV est le potentiel en sortie du buffer (+22V durant l’amorçage), VG est le potentiel de grille de MLS (VG =
VGS + VL), VL est le potentiel grille - source de M1 ainsi que la tension présente aux bornes de LS.
82
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
= . (2-20)
= = (2-65)
= (2-66)
= (2-67)
( + )
= . = . . (2-68)
= . (2-69)
.
.
= ( . ) (2-70)
.
.
= .( . ) (2-71)
. + .
L’équation (2-71) montre que dans cette configuration, la tension VL, qui est proportionnelle au di/dt que
l’on souhaite contrôler, est maintenant fonction du courant ICTRL retranché au courant IDRV par le transistor M1.
83
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
L’équation ne contient donc qu’une seule variable de contrôle du di/dt : ICTRL. On valide le bon fonctionnement
de notre système sur le principe : plus ICTRL sera grand, plus le di/dt sera faible. Il s’agit de la fonction de
transfert directe de notre boucle d’asservissement : VL=f(ICTRL).
Finalement, à partir des expressions (2-71) et (2-72), une valeur de en fonction de la tension VL peut être
déduite (voir équation (2-74)). Ou réécris de manière détaillé sous la forme (2-75), on exprime W en fonction
d’un di/dt ciblé, noté di/dtCIBLE.
= ( )² (2-72)
2
= . . (2-73)
.
= 2. . (2-74)
². + . . ( )²
.
= 2. . . (2-75)
. ². + . . ( . )²
Ensuite, nous étudierons les conditions de stabilité de la boucle de contrôle du di/dt. Finalement, dans la
partie suivante (4.4), on validera par un exemple le bon fonctionnement de la boucle de contrôle du di/dt.
Première modélisation
La Figure 2-54 représente un schéma équivalent petit signal pour l’étude de la boucle de contrôle du di/dt
durant la séquence de di/dt d’amorçage. Le transistor de puissance MLS est modélisé par une source de courant
contrôlée en tension et une capacité parasite CGS. La fonction de transfert de la source de courant contrôlée en
tension fournit l’expression donnée par (2-76). Dans un premier temps, dans un souci de simplification, on ne
prend pas en compte CDS et CGD. Ce raccourci est légitime compte tenu des expressions établies dans la partie 2
durant la séquence de di/dt.
84
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
On considère en entrée une excitation du circuit par un courant ICTRL et on mesure le résultat sur la tension
de sortie VL (image du di/dt). La fonction de transfert directe du schéma de la Figure 2-54 (FTD1) dans le
domaine de Laplace est donnée en (2-77) et peut se mettre sous la forme (2-78). Le diagramme de Bode est
donné sur la Figure 2-55. On repère les différents éléments de la FTD1 (détaillé dans le Tableau 2-12). La
décomposition de la FTD1 nous permet de comprendre l’influence de chacun des paramètres.
. . 1+ .
( ) (2-77)
=
( ) 1+ . + . + . . ²
. . 1+ .
( )
(2-78)
( ) 2 2
1+ . 1+
+
RG Gain de plateau 1
avec = +
4
= +
.
Figure 2-54 – Schéma de simulation pour analyse «petit signal» (étude fréquentielle) de la boucle de limitation
du di/dt. Les polarisations représentent les tensions moyennes présentes dans la séquence du di/dt d’amorçage.
85
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
a) b)
Figure 2-55- Diagrammes de Bode de la fonction de transfert directe VL(p)/ICTRL(p). (a)détail de la contribution
des pôles et zéros; (b) Diagramme résultant module et phase.
On compare désormais le diagramme de Bode de la FTD1 avec le diagramme de Bode obtenu avec le
modèle de simulation du constructeur du CMF20120D (circuit équivalent petit signal donné par la Figure 2-56).
La Figure 2-57 montre que la première modélisation est fidèle en basse fréquence et sur le plateau
(correspondant à RG). Cependant une seconde modélisation, plus complète, est nécessaire pour modéliser la
résonance et la coupure à haute fréquence.
86
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Premièrement sur la Figure 2-59, les effets séparés du numérateur (intégrateur puis 0, stabilisation
de la phase vers +180°) et du dénominateur (pente d’ordre 1, résonance puis pente d’ordre 3,
stabilisation de la phase vers -270°).
Deuxièmement sur la Figure 2-60, la bonne modélisation du comportement du transistor
CMF20120D par la FTD2.
1+ (2-79)
) .
= . .
( ) 1+ . . 1+ . . ² . . . . . . .
1+1+ . . +1+ +
. . ² 1+ . . ²
( )
=
( )
1+
1+ + + +( + + ) ²+ ( + + ) (2-80)
Figure 2-58 - Schéma de simulation pour analyse «petit signal» (étude fréquentielle): 2e version. Les
polarisations correspondent aux tensions moyennes dans la séquence du di/dt d’amorçage.
87
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Figure 2-59 – Diagramme de Bode décomposé de la Figure 2-60 – Diagramme de Bode comparatif
FTD2 (2-80) MOSFET SiC et FTD2
( )
= (2-81)
( )
Ainsi, on étudie la marge de phase de la FTBO lorsque son gain est unitaire afin de déterminer si la stabilité
du montage est assurée (cf. diagramme de Bode de la Figure 2-62). Comme la marge de phase est trop faible (<
45°), on propose de stabiliser la boucle en venant couper la bande passante juste avant la résonance observée.
88
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
Pour cela, on place une capacité CGD_EXT entre grille et drain du transistor de puissance. D’un point de vu « petit
signal », elle se retrouve en parallèle avec la résistance de grille RG ou en parallèle avec le transistor M1. On
déduit, par simulation la valeur CGD_EXT = 100pF. On observe son impact sur le diagramme de Bode de la Figure
2-64. Le gain est bien coupé avant la résonance, ainsi on gagne sur la marge de phase (M > 45°). La condition
de stabilité est maintenant satisfaite.
L’ajout de la capacité CGD_EXT n’est pas sans influence sur le dv/dt (cf. chapitre 2, paragraphe 0). Elle
pourrait être placée en parallèle avec le transistor M1 pour produire le même effet fréquentiel sans affecter la
vitesse de commutation de tension. Cette solution présente l’avantage d’être extrêmement simple à mettre en
œuvre.
On simule le circuit de la Figure 2-53 auquel on rajoute la capacité CCD_EXT entre grille et drain et on obtient
les oscillogrammes de la Figure 2-65. On observe la bonne stabilité de toutes les formes d’ondes ainsi que le bon
fonctionnement de la boucle de contrôle du di/dt. L’apparition du di/dt d’amorçage crée une chute de tension VL
aux bornes de l’inductance de source. VL active le transistor M1, qui détourne une partie du courant issu du driver
(IG = IDRV – ICTRL) ce qui in fine ralentit l’amorçage.
On compare dans le Tableau 2-13 les résultats obtenus avec ceux désirés. Malgré le faible écart qui subsiste
entre les résultats calculés et ceux simulés, l’évolution est cohérente lorsque l’on confronte la boucle de contrôle
à d’autres exemples (cf. Tableau 2-14). Ces résultats valident, sur le principe, le bon fonctionnement de la boucle
d’asservissement du di/dt. Cette boucle est reprise et améliorée au chapitre 3 pour la rendre plus robuste et la
confronter au cas de la commutation commandée de blocage et de la commutation spontanée (amorçage et
blocage).
89
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
IG
90
CHAPITRE 2 : Analyse des mécanismes de commutation et illustration par la caractérisation d’un MOSFET SiC haute performance
5. Conclusion du chapitre
Ce chapitre propose une analyse détaillée d’une séquence de commutation à l'amorçage en mode hacheur.
Cette analyse permet d’élaborer un modèle analytique simple, générique, mais bien représentatif du
comportement en dv/dt d’amorçage et de blocage dans une configuration hacheur ou onduleur (incluant le cas
« courant de canal nul » au blocage). A partir de cette analyse, on met en avant les paramètres sur lesquels jouer
pour contrôler la commutation en relation avec les grandeurs physiques principales d'un transistor MOSFET.
Cette introduction théorique est ensuite confrontée à la pratique sur la base de la caractérisation d'un
composant test MOSFET SiC 1200V. Une méthodologie de mesures précise et rapide des dv/dt, di/dt et des
énergies de commutation a été mise au point en tenant compte des imperfections des sondes, de leur liaison à
l'oscilloscope et de l'énergie réactive propre des transistors. La campagne de caractérisations aura permis
d’introduire la notion de « courbes de compromis » pour rechercher le meilleur optimum de RG ou de CGD_EXT
dans le compromis vitesse de commutation versus pertes (contrôle passif de la commutation).
Finalement, une boucle de contrôle active du di/dt est présentée sur le cas simple « amorçage commandé ».
Son analyse fréquentielle détaillée a permis de valider sa rapidité ainsi que sa stabilité.
Le savoir-faire acquis en matière de caractérisation rapide va maintenant être appliqué à un module GaN
(chapitre 3). Ce dernier chapitre sera également l’occasion d’approfondir et de compléter l’étude de la boucle
d’asservissement du di/dt.
91
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
1. Introduction ....................................................................................................................................... 94
2. Elaboration d’un modèle comportemental d’un HEMT GaN à partir de caractérisations statiques et
dynamiques sur un module GaN .................................................................................................................. 94
2.1. Introduction ............................................................................................................................... 94
2.2. Caractérisations statiques du module GaN et modèle comportemental statique ............................ 95
2.3. Caractérisations dynamiques du module GaN et modèle comportemental dynamique ................ 109
2.4. Conclusion sur l’élaboration du modèle comportemental du transistor HEMT GaN ................... 118
3. Utilisations du modèle comportemental ............................................................................................ 119
3.1. Simulation d’un onduleur MLI ................................................................................................. 119
3.2. Confrontation : modèle analytique de dv/dt, simulations à partir du modèle comportemental et
résultats de mesures............................................................................................................................... 125
3.3. Boucle de contrôle du di/dt : application au HEMT GaN Normally ON ..................................... 126
3.4. Bilan sur l’utilisation du modèle comportemental ..................................................................... 132
4. Etude et mise en œuvre d’un dispositif disjoncteur dédiée aux composants Normally ON .................. 132
4.1. Etude ....................................................................................................................................... 133
4.2. Mise en œuvre ......................................................................................................................... 136
4.3. Conclusion sur le dispositif disjoncteur dédié aux composants Normally-ON ............................ 138
5. Conclusion du chapitre ..................................................................................................................... 139
93
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
1. Introduction
« La modélisation comportementale est la modélisation du comportement, c'est-à-dire la détection et la
mesure des éléments du comportement afin d'en réaliser un modèle mathématique.» [68]
Pour l’étude de systèmes complexes, tels que les cellules de commutations dépourvues de diode ou plus
largement le fonctionnement en mode onduleur, et leur analyse en simulation ; l’élaboration d’un modèle
comportemental d’HEMT GaN est essentielle. Le modèle comportemental joue le rôle de référence dans la
prédétermination du comportement d’un système. Jusqu’à présent de nombreux modèles d’HEMT GaN ont été
présentés, les références [69] et [70] montrent des études essentiellement théoriques du comportement interne
des HEMT GaN, cependant l’approche n’est pas assez orientée sur l'usage même du composant pour répondre
aux besoins des concepteurs de dispositifs d’électronique de puissance. Plus récemment, à partir d’une méthode
d’extraction conventionnelle des paramètres du composant (utilisation des courbes statiques I-V et C-V), des
modèles de simulation simples et précis des composants HEMT GaN Normally OFF d’EPC ont été présentés
[71] et [72]. Malgré cela, à notre connaissance, aucun modèle représentatif du comportement dans les différents
modes de conduction, direct, inverse à VGS < VGTH et inverse avec VGS > VGTH, des HEMT GaN n’a été établi.
Dans ce chapitre, dans un premier temps, un modèle comportemental statique et dynamique d’un transistor
HEMT GaN est présenté. Ce modèle est élaboré à partir d'éléments de circuit simples (diodes idéales,
composants passifs et sources contrôlées). Il est dédié à l’analyse par simulation des systèmes de puissances tels
que l’onduleur. Une bonne connaissance des phénomènes particuliers qui régissent la conduction (Chapitre 1) et
la commutation (Chapitre 2) est nécessaire pour établir un modèle de simulation répondant au mieux au
compromis simplicité (nombre de paramètres à fitter) vs précision (par rapport aux points fitter). Un modèle
comportemental, doit essentiellement être évalué sur sa capacité à traduire de manière qualitative le
comportement modélisé. Par exemple, dans notre cas, la réponse statique dans les quadrants I (direct) et III
(inverse), ainsi que le gain de transconductance (ID(VGS)) ; mais aussi le comportement dynamique vis-à-vis du
système (dv/dt et di/dt) et vis-à-vis du driver (Gate Charge).
Dans un deuxième temps, trois exemples d’utilisation du modèle seront proposés. Le premier permet
d’obtenir la prédétermination des pertes d’amorçage et de blocage d’un onduleur commandé en MLI. Le second
exemple, à l’instar de ce qui a été fait dans le chapitre 2, s’intéresse à l’optimisation de la résistance de grille du
point de vue du compromis dv/dt – Energies de commutations. L’occasion se présentera alors de comparer les
résultats expérimentaux aux prédéterminations issues des modèles analytiques (chapitre 2) et comportementaux
(chapitre 3). Le dernier exemple porte sur la mise en œuvre (en simulation) de la boucle de contrôle du di/dt,
présentée dans le chapitre 2, à l’aide du modèle comportemental développé dans ce chapitre.
Finalement, la dernière partie de ce chapitre présente l’étude et la mise en œuvre d’un dispositif disjoncteur
électronique pour bras d'onduleur à composant de puissance Normally-ON. Ce dispositif a été conçu afin de
protéger le module de puissance test, module à partir duquel le modèle comportemental a été développé.
94
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Comme le rappelle l’article [72], les quatre caractéristiques essentielles pour modéliser un composant de
puissance sont :
On observe sur la Figure 3-2 l’absence de gel ou de résine de passivation. Les essais sont en effet prévus
pour des tensions inférieures à la centaine de volts. Cela permet de venir « travailler » directement dans le
module. On pourra également couper aisément les fils de bonding des diodes afin de les déconnecter. Les fils de
bonding du drain et de la source sont en aluminium et d’un diamètre de 50µm. Ils sont déposés par ultrason sur
les métallisations inter-digitées de la puce. Les fils de bonding sont placés en nombre important en parallèle (3
groupes de 10 bondings) et relativement bien écartés entre eux pour réduire la valeur de la mutuelle inductance
présente entre deux fils de bonding consécutifs. Avec ce type de câblage, on peut donc s'attendre à la présence
d’une faible inductance d'insertion linéique (nH/cm) au niveau des faisceaux eux-mêmes, néanmoins
l'inductance de maille, à l'échelle du module reste de grande taille. Une première approche de calcul d'inductance
95
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
linéique peut être trouvée dans la thèse [73]. Les bondings de « sense » et de grille, quant à eux, sont en Or et de
25µm de diamètre.
La Figure 3-5 présente une analyse visuelle des puces GaN High-Side et Low-Side, photos obtenues au
moyen d'une loupe binoculaire (x 50 max). La Figure (a) donne une vue globale de la puce High Side. La Figure
(b) présente un zoom sur la région de grille et sur les bondings de source et de drain Kelvin de cette même puce.
La Figure (c) montre la puce Low-Side et la Figure (d) un zoom sur sa région de grille.
Figure 3-3 – Wafer LETI 8 pouces. Figure 3-4 – Zoom sur la partie active GaN 200V/30A de la puce
96
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a) b)
c) d)
Figure 3-5 – Vérification visuel des puces ; (a) et (b) High-side sans défaut; (c) et (d) Low-side avec bonding de
Source Kelvin arraché.
.
= (3-1)
= . . (3-2)
Avec TP variation de température de la puce, PP puissance mise en jeu dans la puce durant la mesure
(pertes), TPulse durée de l’impulsion, µ masse volumique du matériau, CP capacité thermique massique de la puce,
VP volume de la puce, CTH capacité thermique de la puce.
97
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
On montre ainsi que le compromis « rapport signal à bruit » versus « auto-échauffement » habituel sur les
puces siliciums n’est pas un problème ici compte tenu de l’utilisation d’une impulsion relativement courte et
d’une forte capacité thermique présentée par la puce GaN (masse volumique du GaN 2,5 fois supérieure à celle
du silicium et puce présentant un « grand » volume).
Figure 3-6 - Photo du banc de mesure « caractérisation statique ». Plaque d’aluminium utilisée comme plan de
masse avec mise à la terre. Les sondes doivent (idéalement) être plaquées sur la plaque de masse.
Plan de mesure
Le Tableau 3-2 répertorie les mesures à effectuer ainsi que les paramètres extraits de chacune des mesures.
La Figure 3-8 montre le plan de câblage de la mesure sur un transistor. La Figure 3-9 illustre une mesure faite
sur le transistor High Side du module de 1e génération du LETI. Pour la partie « fort courant », on utilise une
mesure 4 fils car elle garantit une caractérisation au plus près de la puce (termes parasites non pris en compte).
On peut s’en affranchir lorsque les courants mis en jeu sont négligeables et revenir à une mesure 2 fils (cas de la
mesure des courants de fuite).
98
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Sur la voie 1, on réalise une mesure 4 fils pour la caractéristique ID(VDS) où un courant significatif
est mis en jeux. Deux fils d’émissions du signal (Force) et deux fils de mesure (Sense) sont alors
utilisés.
Sur la voie 2, on fait une mesure 2 fils de la tension VGS et du courant IG.
La large plaque de masse, utilisée sur le banc de caractérisation, est mise à la terre et les sondes sont
plaquées sur celle-ci. Le bulk de la puce caractérisée est soit flottant, soit relié à la source, sans que les résultats
de caractérisations en soient modifiés de façon significative.
Niveau de Paramètres
Caractéristiques Commentaires
tension Extraits
Seuil de conduction et caractéristiques de
Basse tension ID = f(VGS) VGTH, gfs
transconductance
Quadrant I et Quadrant III.
Impédance à l’état passant.
Basse tension ID = f(VDS) RDSON
Avec puis sans diode de roue-libre pour le High-Side.
Sans diode de roue-libre pour le Low-Side
Moyenne ID = f(VDS) Estimations du courant de fuite par le drain.
ID_FUITE
tension @VGS < VGTH Paramètre non nécessaire pour la modélisation.
Moyenne IG = f(VDS) Estimations du courant de fuite par la grille.
IG_FUITE
tension @VGS < VGTH Paramètre non nécessaire pour la modélisation.
Remarque : en utilisant une plaque chauffante, on reproduira les mesures basses et moyennes tensions avec
une température de boitier TCASE régulée de 25°C jusqu’à 150°C. Ceci nous permettra, dans cette partie, d'évaluer
l'influence de la température et de tracer ainsi des courbes de tendance.
Figure 3-8 - Schéma du câblage pour la Figure 3-9 - Illustration d’une mesure sur le module du
caractérisation du transistor LETI, boîtier ouvert.
99
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
ces valeurs ont pour origine la résistance élevée des contacts par les diffusions N+ de drain et de sources. En
effet, la qualité des contacts métal-semiconducteur n’est pas optimale sur ces modules de génération 1.
= (3-3)
Caractéristique ID (VGS)
La Figure 3-11 donne les courbes de transconductances ID = f(VGS) des puces High-Side (a) et Low-Side
(b). On peut noter que les courbes ne sont pas linéaires à partir de VGS > -1V et montrent une zone de saturation
(Figure 3-11 a, étiquette 1). Cela est dû au fait que l’hypothèse VDS > VGS - VGTH (transistor en zone saturée)
n’est plus valide (mesures réalisées à VDS = 6V). Ainsi, uniquement la première partie de la caractéristique est
représentative d’un transistor en régime saturé.
A partir de la Figure 3-11(a), on déduit la transconductance directe dans la zone linéaire de la puce High-
Side : gfs = 1,43A/V (étiquette 2). On note ici que l’approximation de dépendance du courant drain en fonction
de la tension VGS de façon proportionnelle est justifiée. L’étiquette 3 marque la zone où le transistor est bloqué
(VGS < VGTH). L’extrapolation de la région linéaire (ligne pointillée noire) nous permet d’extraire VGTH = -3,3V.
Sur la puce Low-Side (Figure 3-11 b), la courbe en trait plein (correspondant à la mesure), nous permet de
réaliser le même travail et d’extraire : gfs = 1,8A/V et VGTH = -3,8V (extrapolation linéaire).
On rappelle que dans la région saturée (VDS > VGS - VGTH), à faible niveau de courant, ID est une fonction de
(VGS-VGTH)². Ainsi, pour modéliser au mieux le comportement du transistor, on utilise un polynôme d’ordre 2.
Enfin, si l’on souhaite être représentatif du comportement du transistor lors des essais statiques dans le cas
particulier VDS = 6V, on proposera une dernière modélisation avec un polynôme de 3e ordre (cf. Figure 3-11 b).
100
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
_ = ( ) (1-7)
_ = ( ) (1-8)
_ = ( ) . (1-9)
Ce type de comportement du courant inverse est particulièrement visible sur la Figure 3-12 b.
pour VGS > VGTH et tant que la tension inverse drain-source est inférieure au seuil de la diode
Schottky (|VDS| < VTH_D), la conduction inverse se fait à travers le canal du HEMT (étiquette 1 : zone
ohmique).
pour VGS < VGTH, étiquette 2, on passe en mode de conduction inverse « fortes pertes » (définie
dans le chapitre 1).
Une fois la tension de seuil de la diode est dépassée, la conduction est régie par la mise en parallèle
de la diode Schottky et du canal du HEMT (étiquette 3).
Sur la Figure 3-12(b), on retrouve la conduction inverse d’un HEMT présentée au chapitre 1 :
L’étiquette 1 repère la zone ohmique (VGS > VGTH), dans cette zone VGD > VGTH (car VDS < 0V), la
conduction inverse est « optimisée » (minimisation des pertes par conduction).
101
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
L’étiquette 2 indique la région de « conduction inverse à fortes pertes » (VGS < VGTH, fortes pertes
par conduction) où le seuil de valeur grs.(VGS-VGTH) apparaît.
Finalement, on remarque qu’à partir de ID = -3,5A le transistor présente un comportement de
saturation (étiquette 3).
Le même phénomène de saturation est également observé sur le transistor High-Side après déconnexion de
la diode Schottky à partir de ID = -4A. Jusqu’à présent nous n'avons pas réussi à apporter d’explications
convaincantes à ce phénomène de saturation. Théoriquement VGD est libre de croître linéairement puisque VDS est
également libre de croitre dans les limites de tenue en tension de la grille par rapport à la source et par rapport au
drain. Ce phénomène de saturation n’est pas observé sur d’autres composants HEMT comme nous l’avons
montré dans le chapitre 1. Il n’est également plus présent sur les composants GaN LETI de génération 2. Il ne
sera pas pris en compte dans le cadre du travail de modélisation comportemental.
Tableau 3-4 - Bilan des caractérisations statiques : valeurs des paramètres du modèle d’ordre 1
Présentation
Le schéma du modèle comportemental du HEMT GaN proposé est donné sur la Figure 3-13. Le modèle est
divisible en deux modules symétriques joints d’un côté par la grille et de l’autre par RDSON. La résistance RDSON
émule la résistance du canal. Précisons que cette modélisation « simple » peut être complétée par l’ajout de deux
résistances d’accès côté drain (RACCES-DRAIN) et côté source (RACCES-SOURCE). Dans ce cas, la résistance RDSON
devient RDS-CANAL et représente la résistance effective du canal.
Le module du bas (rouge) est représentatif de la conduction directe, alors que le module du haut (bleu) est
représentatif de la conduction inverse. L’élément principal de chaque module est la source idéale de courant
102
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
contrôlée en tension. C’est cet élément qui permet d’être représentatif de la transconductance du transistor. La
transconductance de ces sources est notées gfs, pour la conduction directe, et grs pour la conduction inverse.
Notes :
Si des résistances d’accès (source et drain) sont ajoutées au modèle, celles-ci produisent une chute
de tension venant se soustraire à la tension de grille contrôlant ces sources de courant. Les
transconductances équivalentes sont alors réduites par ce phénomène de contre-réaction série et
elles deviennent respectivement : gfs/(1+gfs.RACCES-SOURCE) et grs/(1+grs.RACCES-DRAIN).
Les tensions de seuil associées à chacune de ces sources peuvent également être différenciées.
Elles sont notés VGTHF, pour la source gérant la conduction directe, et VGTHR pour la source gérant
la conduction inverse.
Toutes les diodes du schéma sont des diodes permettant de représenter de manière
comportementale un phénomène non linéaire, dans notre cas une transition entre un régime
ohmique et un régime de saturation. Il s’agit donc de diodes idéales (tension de seuil égal à 0V et
pas de charge stockée).
Conduction directe :
Si VGS VGTHF et VGD < VGTHR, la tension V1 est positive et la tension V2 est nulle. La source de courant
rouge contrôlée en tension fournit un courant qui circule du drain vers la source en passant par la
diode DR (diode bleue) et la résistance RDSON (la résistance verte). La tension VDS est toujours définie
par l’équation (3-4).
Si l’inégalité (3-5) est vérifiée (courant circulant dans RDSON inférieur au courant délivré par la source
rouge), alors le surplus de courant circule dans la diode DF (diode rouge). Celle-ci est passante et le
transistor est en régime ohmique VDS = VRDS (tension VDS faible et courant drain proportionnel à VDS et
RDSON).
Si l’inégalité (3-5) n’est pas vérifiée (courant circulant dans RDSON égal au courant délivré par la
source rouge), DF est bloquée, VDS > VRDS et le transistor est en régime de saturation.
Conduction inverse :
Si VGS < VGTHF et VGD VGTHR, la tension V2 est positive et la tension V1 est nulle. Le courant fournit
par la source de courant bleue contrôlée en tension circule de la source vers le drain à travers la diode
DF et la résistance RDSON. Ce courant répond à l’équation (1-9) (dans ce cas, IR = ID_R et VGTH = VGTHR).
Le transistor est alors en régime de conduction inverse, dit à «fortes pertes» (cas VGS très négatif
provoquant un fort décalage à l’origine, cf. Figure 3-12 b).
1
= ( ) (3-6)
103
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
La pente obtenue sur la caractéristique inverse que fournit le modèle est donnée par l’équation (3-7).
Dans un cas pratique on prendra grs.RDSON = 1.
= (3-7)
Zone ohmique :
Finalement, si VGS VGTHF et VGD VGTHR alors les deux sources de courant contrôlées en tension
fournissent chacune un courant non nul, IF pour la source rouge et IR pour la source bleu.
Tant que le courant drain, en valeur algébrique, est borné par ces deux valeurs –IR<ID<IF, les deux
diodes DR et DF sont passantes et permettent de faire recirculer les surplus de courant fournis par les
sources. On obtient ainsi une tension VDS=RDSON.ID correspondant à un fonctionnement en régime
ohmique, direct ou inverse selon le signe de VDS.
Bilan :
En conduction directe (DR toujours passante) :
Pour ID <IF, la diode DF est passante et on est en régime de conduction ohmique (ID= VDS/
RDSON).
Pour ID IF, la diode DF se bloque et on entre en régime de saturation (ID= IF).
Tant que la tension VDR est positive, la diode DR est bloquée et le courant ID est déterminé par
la valeur de IR (idem que dans le cas précédent ID= IR).
Lorsque la tension VDR s’annule, ce qui correspond à la condition (3-8), la diode DR devient
passante et on entre en régime de conduction ohmique (ID= VDS/ RDSON). On peut noter que
pour VGTHF VGTHR, ce dernier cas est toujours validé en conduction inverse et on exploite la
zone repérée par l’étiquette 1 de la Figure 3-12 b dont la pente est égale à 1/ RDSON.
1
= (3-8)
104
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Le PCB de puissance est placé sur une plaque chauffante. De la pâte thermique est étalée à l’interface
PCB-plaque chauffante. La température est mesurée par un thermocouple placé sur le PCB de puissance, au plus
près des puces.
En observant les composants e-GaN d’EPC (extraits de datasheet, Figure 3-17) on remarque que la tension
de seuil varie extrêmement peu en fonction de la température : variation relative < 5% @ VGS 1,5V soit -
0,55mV/°C. Ainsi, on peut conclure qu’une bonne stabilité du seuil en fonction de la température est obtenue
pour les composants e-GaN HEMT d’EPC.
High-Side Low-Side
VGTH -3,3V (@25°C) -3,8V (@25°C)
VGTH -3,7V (@125°C) -4,2V (@150°C)
Figure 3-15 – ID =f(VGS) : Low-Side, comparaison Tableau 3-5 – Dérive du seuil VGTH en fonction de la
25°C vs 150°C température.
105
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a) b)
Figure 3-17 - Extraits de datasheet de composant d’EPC, tension de seuil normalisée vs température ; a)
composant de génération 1, b) composant de génération 2.
Figure 3-18 – ID =f(VDS) Low-Side, zone ohmique Figure 3-19 – RDSON Low-Side normalisé vs
directe et inverse pour T° variant de 25°C à 150°C température
106
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
La Figure 3-18 montre l’évolution de la caractéristique ID=f(VDS) dans la zone ohmique (quadrant I et
quadrant III) pour une température passant de 25°C à 150°C. On relève l’évolution de RDSON en fonction de la
température (Figure 3-19). RDSON croît quasi linéairement avec la température. Pour le High-Side il y a un rapport
1,27 pour un passage de RDSON de 25°C à 125°C. Quant au Low-Side, il y a un rapport 1,25 entre RDSON à 25°C et
RDSON à 125°C (cf. Tableau 3-6). On retrouve les mêmes ordres de grandeur avec les composants GaN de chez
EPC en se référant aux extraits de datasheet présentés sur la Figure 3-20 ; à savoir un rapport d’augmentation de
1,5 pour un passage de 25°C à 125°C. A titre de comparaison, pour le silicium, l’augmentation se fait dans un
rapport 2 à 2,5, pour un passage de 25°C à 200°C ; pour le carbure de silicium, le rapport d’augmentation est lui
de 1,5, pour un passage de 25°C à 200°C.
107
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
_ = _ + _ (3-9)
_ = _ + _ (3-10)
_ = _ _ (3-11)
On relève l’évolution des courants de fuite par la grille (courant négatif mais affiché en valeur absolue) et
par le drain en fonction de l’augmentation de VDS (cf. Figure 3-23) à température ambiante. Ces deux courants de
fuite augmentent tout d'abord proportionnellement à la tension drain-source (jusqu’à VDS = 50V), puis se saturent
à une valeur élevée de plusieurs milliampères : 6mA pour la puce High-Side et 4mA pour la puce Low-Side.
A partir de la Figure 3-23 a, on déduit que la somme des expressions (3-9) et (3-10) est égale à une très
petite valeur notée (3-14), correspondant au courant de fuite par la source (3-13). Ainsi, on conclut que le
courant de fuite dominant circule de la région de drain vers la région de grille (courant IFUITE_d-g). On explique
cette forte valeur de courant de fuite par une dégradation de l’isolation de la grille. Le CEA nous a indiqué que
108
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
les puces LETI M30-200 (à grilles MIS, métal isolation semiconducteur) de première génération ont un défaut
d’isolation de la grille. L’oxyde de grille est dégradé irréversiblement lorsque VDS dépasse une vingtaine de volt.
Lors de l'état bloqué, ce courant de fuite est susceptible de provoquer une chute de tension non négligeable aux
bornes de la résistance de grille. Cela entraîne une diminution de l’immunité aux remises en conduction
intempestive dans le cas d'un fonctionnement dans un bras d'onduleur. Les essais ont également été réalisés avec
le bulk flottant sans pour autant influencer les résultats. Cela s’explique car la quasi-totalité du courant de fuite
mesuré a comme origine la dégradation de l’oxyde de grille.
_ + _ = _ + _ _ + _ _ + _ = (3-12)
_ + _ = (3-13)
La charge est une simple inductance à air bobinée avec des fils de Litz. Un soin particulier est accordé au
design du PCB double couche afin de minimiser au maximum l’inductance parasite de la maille de puissance,
dont une estimation sera donnée par la suite, ainsi qu’à l’implantation des cartes drivers au plus près des puces
GaN de puissance afin de minimiser les mailles de commande. Le découplage et le filtrage de la cellule de
commutation (utilisation de condensateurs films) et également la mesure du courant, avec l’utilisation d’un shunt
coaxial aselfique (2 GHz de bande passante), sont les autres points que nous avons traités avec une extrême
109
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
rigueur. Une photo du banc d’essai est proposée en Figure 3-25. Un zoom sur le câblage des drivers (a) et le
positionnement des sondes (b) est donné en Figure 3-26.
Figure 3-24 – Schéma du bras d’onduleur GaN Figure 3-25 – Photo du banc de caractérisation
a) b)
Figure 3-26 – Zoom sur le câblage des drivers (a) et le positionnement des sondes (b)
110
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Caractérisations préliminaires
( )= + (0) (3-14)
= (3-15)
a) Amorçage b) Blocage
Figure 3-28 – Observation du courant de driver sous VDC = 0V / ICH = 0A et RG = 10 @Tboîtier = 25°C
1
= = 2. . (3-16)
.
= (3-17)
_ _ 2.
= = 350 (3-18)
2.
1
= = 21,5 (3-19)
4. ². ².
111
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
.( )
_ = (3-20)
.
_ = 1,18
112
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
la commande du driver pour offrir, lors de ces temps morts, une tension VGS légèrement inférieure
au seuil VGTH afin de réduire la valeur de la tension inverse sans pour autant réamorcer le transistor.
0,97
= = = 2,6 (3-21)
0,37. 10
Figure 3-31 – Observation de la tension aux bornes de Figure 3-32 – Tension VBONDING entre Source Kelvin
l’inductance de source Low-Side et Source
La Figure 3-33 représente un amorçage sous les conditions VDC=40V / ICH=1,6A. Cinq étapes sont
identifiées et vont nous permettre d’extraire le profil C(V) des capacités CGS et CGD.
1) VGS croit de VDRV- (l’alimentation négative du driver) jusqu’à VGTH. Dans cette phase, la tension VDS est
fixe, ainsi VGS = VDS. A partir de la forme d’onde du courant et des équations (3-22) et (3-23), liant
une quantité de charge et une variation de tension à une valeur de capacité, on identifie une première
capacité d’entrée que l’on note CIESS_1. CIESS_1 est la capacité d’entrée du transistor lorsque VDRV-
<VGS<VGTH et peut s’exprimer sous la forme (3-24).
( )= (3-22)
_ = (3-23)
2) Dans cette phase, on observe une décroissance de VDS lié au dID/dt à travers le faisceau de bonding.
Nous ne tirons aucune information directe de cette étape concernant l'identification des capacités.
3) Les phases 3 et 4 forment la région de plateau Miller. Dans cette phase, VGS 0V. Ainsi, seules les
variations de VGD impactent CIESS. A partir des équations (3-25) et (3-26) on identifie CGD_MIN, et par
substitution dans l’équation (3-24) on identifie CGS_MIN.
113
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
( )= (3-25)
_ = _ (3-26)
4) La phase 4 représente la fin de la région Miller, dans cette zone, on note une décroissance lente de VDS
due à la croissance corrélée de CGD. A partir des équations (3-27) et (3-28) on peut identifier CGD_MAX.
( )= (3-27)
_ = (3-28)
5) Dans la dernière zone, VDS est fixe et VGS croît jusqu’à sa valeur finale : VDRV+ (l’alimentation positive
du driver). Lors de cette étape, on peut identifier à partir des équations (3-29) et (3-30) CIESS_2. CIESS_2
est la valeur de la capacité d’entrée du transistor lorsque VGS = VDRV+. A partir de l’équation (3-31), on
déduit CGS_MAX.
( )= (3-29)
_ = (3-30)
Pour conclure, à partir des identifications de CIESS_1 et CIESS_2, on donne le profil C(V) des capacités CGS et
CGD (Figure 3-34). Grâce à la Figure 3-29 b, observation d’un blocage à effet Miller inactif, on a donné une
estimation de COSS (équation (3-18)). Au moyen de cette estimation et de l’identification de CGD_MIN, on peut
déduire la valeur de la capacité CDS pour le modèle (équations (3-32) et (3-33)).
Figure 3-33 - Amorçage sous VDC = 40V / ICH = 1,6A et RG = 10 @Tboîtier = 25°C
114
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
1
( )= ×
[1 + ( × )] (3-34)
(1 + ) × 1 +
2
tanh( × ) 1 (3-35)
( )= (3-36)
(1 + )
tanh( × ) +1 (3-37)
( )= (3-38)
(1 + ) × (1 + )
= (3-39)
(1 + ) × (1 + )
115
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
= (3-41)
La Figure 3-37 présente les courbes CGD(VGD) (Figure 3-37 a) et CGS(VGS) (Figure 3-37 b) finalement
obtenus. Les résultats sont conformes avec les profils C(V) attendus (Figure 3-34).
a) CGD(VGD) b) CGS(VGS)
Figure 3-37 – Résultat de simulation, valeur des capacités CGS et CDS en fonction de la tension à leurs bornes
Le Tableau 3-9 synthétise les résultats sur l'évaluation de la robustesse du modèle : simulation vs mesure
sur les points de fonctionnement VDC = 30V/ICH = 1,6A/RG=10 et VDC = 40V/ICH = 2,4A avec RG = 22 . Le
courant de saturation inverse (-3,5A) ainsi que la disponibilité d'un seul module, nous ont obligé à être très
prudent dans les tests et à ne pas aller au-delà de 40V et 2,4A commutés.
Les résultats obtenus sont très satisfaisants à nos yeux aux vus des objectifs fixés. A savoir la bonne
modélisation des pentes de commutations (dv/dt et di/dt) ainsi que la bonne modélisation du transistor « vu du
driver », c'est-à-dire une capacité équivalente nécessitant un apport de charges QG fidèle à la mesure. On
remarque tout de même qu’au blocage il y a un facteur d’erreur de 1,5 à 2 sur l’énergie de commutation. Cet
écart a deux origines : d’un côté la modélisation de CDS par une capacité fixe qui introduit un décalage temporel
entre simulation et mesure, de l’autre le niveau relativement faible des courants mis en jeu provoquant
l’obtention d’oscillations de courant négatives, observées en simulation, impactant fortement le bilan énergétique
de la commutation.
116
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Mesures Simulations
dID/dt 0,34 A/ns 0,29 A/ns dID/dt 0,26 A/ns 0,18 A/ns
30V/1,6A 40V/2.4A
RG = 10 QG 7,8 nC 6,8 nC RG = 22 QG 7,8 nC 7,2 nC
Amorçage Amorçage
ECOM 0,6 µJ 0,6 µJ ECOM 2,2 µJ 2,6 µJ
30V/1,6A dVDS/dt 2,8 V/ns 3,1 V/ns 40V/2,4A dVDS/dt 1,8 V/ns 2,2 V/ns
RG = 10 RG = 22
Blocage ECOM 0,7 µJ 0,3 µJ Blocage ECOM 1,52 µJ 1 µJ
117
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Amorçage Blocage
Figure 3-39 – Comparaison simulation (lignes pointillés) vs mesures (lignes pleines) à l’amorçage et au
blocage dans les conditions VDC=40V/ICH=2,4A (point de recalage)
118
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
tester des stratégies de pilotage des HEMT GaN. Finalement, pour répondre à nos besoins, une capacité CDS
insensible à la tension présente ses bornes est suffisante. Une analyse fine des séquences d’amorçage et de
blocage du transistor permet d’extraire les valeurs des capacités. La comparaison des résultats de simulation et
de mesure, pour les séquences d’amorçages et de blocages (dVDS/dt, dID/dt, QG), pour différents couples VDC/ICH,
a permis de valider le modèle1.
Sur le point de recalage, l’erreur maximale entre la simulation et la mesure sur l’ensemble des relevés est
égale à 3%. On note toutefois une erreur supérieure concernant la mesure de l’énergie de commutation au
blocage, pénalisé par une mise en œuvre à faible courant de charge (erreur dans un rapport ½ entre mesure et
simulation). Sur les autres points de fonctionnements, l’erreur moyenne entre les relevés de mesures et de
simulations est inférieure à 15% ; toujours en excluant le relevé de l’énergie de commutation au blocage (erreur
moyenne de 45%).
3.1.1. Introduction
119
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Etape 1 Etape 2
High-Side : OFF / Low-Side : ON High-Side : OFF / Low-Side : OFF
Zone de temps mort
Blocage commandé du transistor
Etat stable 1. Low-Side.
Conduction directe à Basculement de VDS.
travers le transistor Low- Le courant circule par le transistor
Side. High-Side.
Polarisation du High-Side dans la
zone de conduction inverse à
« fortes pertes ».
Etape 3 Etape 4
High-Side : ON / Low-Side : OFF High-Side : OFF / Low-Side : OFF
Etat stable 2.
Le courant circule en
Zone de temps mort, identique à
inverse par le transistor
l’étape 2.
High-Side.
Puis retour à l’étape 1.
Polarisation dans la zone
ohmique inverse.
Figure 3-42 – Bras d’onduleur GaN. Couplage capacitif suite à un amorçage commandé sur le transistor Low-
Side entraînant un blocage spontané sur le transistor High-Side.
120
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Figure 3-43 – Zoom sur un amorçage commandé du transistor Low-Side. Observation du couplage capacitif
High-Side – Low-Side (RG = 10 ).
Quand le courant de charge est positif, c’est le transistor Low-Side qui est commandé à l’amorçage ou au
blocage. A l’amorçage de celui-ci, on se retrouve dans la configuration du schéma de la Figure 3-42, avec un
dv/dt négatif aux bornes du Low-Side, entraînant un dv/dt positif aux bornes du High-Side. A partir de la Figure
3-43, on observe les formes d’ondes des courants et des tensions permettant de comprendre le phénomène de
couplage capacitif.
Dans la phase 1, on observe sur la Figure 3-43 a), la montée de la tension de commande du
transistor Low-Side VGS_LS (courbe bleue). Au passage par le seuil (VGTH = -3,5V), la séquence de
commutation va s’enclencher. On rentre dans la phase 2.
Dans la phase 2, le courant de charge qui circulait jusqu’alors par le transistor High-Side, va
maintenant circuler par le transistor Low-Side. Le courant ICANAL_HS (courbe violette sur la Figure
3-43 b) passe de -3,5A à 0A.
Dans la phase 3, la commutation en courant est terminée, on observe la commutation en tension.
Apparition d’un dv/dt positif entre les bornes drain et source du transistor High-Side (VDS_HS,
courbe rouge sur la Figure a). Le transistor High-Side étant bloqué, il est vu comme sa capacité
COSS (CGD + CDS). Ainsi, le dv/dt va entraîner l’apparition de deux courants capacitifs ICDS (en vert
sur la Figure 3-43 b) et ICGD (en rouge sur la Figure 3-43 b). Le courant ICGD se reboucle par le
driver High-Side via la résistance de grille, faisant apparaître une tension VGS_HS croissante (courbe
verte sur la Figure 3-43 a). Cette remontée de tension est telle que VGS_HS > VGTH, ainsi le transistor
High-Side rentre en conduction (apparition d’un courant ICANAL_HS, Figure 3-43 a).
Finalement, à l’issue du dv/dt, les courants capacitifs s’annulent, entraînant une extinction du
courant ICANAL_HS (Phase 4).
Pour conclure, ce phénomène de remise en conduction intempestive, lié au couplage capacitif pendant la
phase de dv/dt, et entraînant un court-circuit de bras (High-Side et Low-Side à ON) doit être évité. Dans le cas le
moins grave (comme observé sur la Figure 3-43), la remise en conduction du transistor High-Side est de très
courte durée, les pertes engendrées restent faibles et les transistors ne subissent pas de dégradations trop sévères.
Si le court-circuit dure plus longtemps, les pertes engendrées vont nuire considérablement au bilan global du
121
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
convertisseur ; de plus la durée de vie des transistors sera considérablement réduite. Finalement, si le dv/dt est de
trop forte valeur, la remontée de tension VGS engendrée sur le transistor non commandé peut être telle qu’elle
détruit le transistor (claquage de l’oxyde de grille). Dans le chapitre 1, nous avons présenté deux méthodes de
protection de la grille des transistors face à ce phénomène (protection élémentaire de la grille à partir de diodes
de clamp et protection contre la remise en conduction avec un transistor auxiliaire faible impédance). Nous
pouvons ici évoquer une troisième solution, conformément aux structures présentées dans le Tableau 1-10, si on
dissocie RG_ON et RG_OFF et à la faveur d’une RDSON de T2 (interrupteur du Low-Side interne au buffer) de faible
valeur, alors pour un courant ICGD donné on réduit considérablement la remontée en tension de VGS. On peut ainsi
éviter la remise en conduction intempestive du transistor de puissance. Cette dernière solution présente
l’avantage d’être très simple à mettre en œuvre (moins coûteuse que l’ajout d’un transistor auxiliaire), cependant
elle est n’offre aucune souplesse (figée, car interne au buffer).
Etape 1 Etape 2
High-Side : ON / Low-Side : OFF High-Side : OFF / Low-Side : OFF
Zone de temps mort.
Blocage commandé du transistor
Etat stable 1. High-Side.
Conduction directe à Basculement de VDS.
travers le transistor Le courant circule par le transistor
High-Side. Low-Side.
Polarisation du transistor Low-Side
dans la zone de conduction inverse
à « fortes pertes ».
Etape 3 Etape 4
High-Side : OFF / Low-Side : ON High-Side : OFF / Low-Side : OFF
Etat stable 2.
Le courant circule en
Zone de temps mort, identique à
inverse par le transistor
l’étape 2.
Low-Side.
Puis retour à l’étape 1
Polarisation dans la zone
ohmique inverse.
Introduction
Finalement, on considère la troisième zone de la Figure 3-41. Lorsque la tension modulante se rapproche de
0V, les rapports cycliques des tensions grilles – sources des transistors de puissances High-Side et Low-Side se
rapprochent de 50% et le courant de charge oscille autour de 0A. Dans ce cas, les transistors commutent
exclusivement par des ordres de blocages commandés.
Ainsi :
122
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
A l’amorçage, tant que la durée de la chute de tension VDS est inférieur au temps mort (tfv < tm),
alors la commutation se produit sous une tension proche de 0V.
Au blocage, étant donné que ICH et RG sont de faibles valeurs, la commutation se produira à
courant de canal nul (cf. équation (2-47) et Figure 2-18).
On donne à ce mode de commutation le nom de Zero Voltage Switching (ZVS). Il s’agit d’un mode de
commutations dites « douces » car elles génèrent de faibles pertes par commutations. Le mode ZVS est utilisé
en pratique pour identifier les pertes liées au blocage [27].
Nous proposons, à partir du circuit de simulation bras d’onduleur, d’identifier les pertes à l’amorçage et au
blocage. Pour cela, on fixe la tension modulante à 0V, de telle sorte que l’on travaille à rapport cyclique constant
(50%, au temps morts près, cf. Figure 3-44). On remplace la charge par une source de courant, ISIMU, afin d’être
maître de la forme du courant. On impose à ISIMU une forme d'onde triangulaire, centré sur 0A et de même
fréquence que la porteuse. En jouant sur le déphasage à l’origine, on peut n’observer que des blocages
commandés (Figure 3-45) ou que des amorçages commandés (Figure 3-46) et ainsi estimer séparément les pertes
de chaque type de commutation.
Détail du fonctionnement
En se référant aux étiquettes 1 à 6 de la Figure 3-45, on développe le Tableau 3-12.
Figure 3-44 – Circuit de simulation d’un onduleur de tension avec le modèle comportemental du transistor GaN.
123
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Etape 1 Etape 2
High-Side : OFF / Low-Side : ON High-Side : OFF / Low-Side : OFF
ISIMU > 0 ISIMU > 0
Zone de temps mort.
Blocage commandé du
transistor Low-Side (bande
Le courant circule en direct surlignée en bleue).
par le transistor Low-Side. Le courant circule en inverse
par le High-Side, en mode
conduction inverse à « fortes
pertes ».
Etape 3 Etape 4
High-Side : ON / Low-Side : OFF High-Side : ON / Low-Side : OFF
ISIMU > 0 ISIMU < 0
La commande du High-Side
Le courant change de signe.
passe à « 1 » (bande orange).
Le transistor High-Side
Il est polarisé dans la zone
conduit désormais en direct.
ohmique inverse.
Etape 5 Etape 6
High-Side : OFF / Low-Side : OFF High-Side : OFF / Low-Side : ON
ISIMU < 0 ISIMU < 0
Zone de temps mort.
La commande du Low-Side
Blocage commandé du passe à « 1 » (bande orange).
transistor High-Side (bande
Il est polarisé dans la zone
bleue).
ohmique inverse.
Le courant circule en inverse
Le courant croît, jusqu’à se
par le Low-Side, en mode
retrouver à nouveau positif
conduction inverse à « fortes
(retour à l’étape 1).
pertes ».
Le principe de fonctionnement est identique pour obtenir les formes d’ondes de la Figure 3-46. Un
déphasage est imposé à ISIMU qui permet de n’observer que des amorçages commandés.
124
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
En conclusion, on note une très faible sensibilité des pertes en fonction de la fréquence de découpage FDEC.
Le passage de FDEC = 50kHz à FDEC = 200kHz n’augmente les pertes que de 1W, soit moins de 20% de
variation (par rapport à 5,5W).
Amorçage
PALIM [W] 5,61 5,82 6,22 6,61
PRL [W] -0,21 -0,21 -0,21 -0,21
PCELLULE [W] -5,40 -5,62 -6,02 -6,42
PTRANSISTOR [W] -2,70 -2,81 -3,01 -3,21
Blocage
PALIM [W] 5,66 5,77 6,05 6,29
PRL [W] -0,21 -0,21 -0,21 -0,21
PCELLULE [W] -5,45 -5,57 -5,84 -6,09
PTRANSISTOR [W] -2,72 -2,78 -2,92 -3,05
Tableau 3-13 - Détail des mesures de pertes. Figure 3-47 – Pertes [W] vs fDEC [kHz] : déduction des
Mesures faites sur les éléments en convention pertes par conduction
générateur.
125
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
maximale est, dans les deux cas (amorçage et blocage), relevée pour RG = 3,3 . A l’amorçage il y a, au
maximum un facteur 1,5 entre la mesure et le modèle analytique ; au blocage, il y a, au maximum un facteur 1,2
entre la simulation et le modèle analytique. On note finalement que nos deux modèles reproduisent fidèlement le
changement de mode de fonctionnement au blocage (courant de canal nul ou non nul).
Figure 3-49 – Modèle analytique : représentation du dv/dt vs ICH au blocage et mise en évidence du changement
de comportement
La Figure 3-49 représente l’évolution du dv/dt en fonction du courant de charge ICH pour plusieurs
résistances de grille. Cette figure nous permet d’identifier la résistance de grille critique (changement de mode de
commutation au blocage) pour un courant ICH donné. On conclut que dans notre cas, seule la résistance de 22
nous permet d’obtenir des commutations à « Effet Miller Actif » au blocage.
Cette hypothèse, issue du modèle analytique, est vérifiée en pratique (cf. Figure 3-50). Pour RG = 3,3
(Figure 3-50 a), la commutation se produit après le franchissement du seuil par la tension VGS, soit à courant de
canal nul. Pour RG = 22 (Figure 3-50 b), la commutation se produit avant le franchissement du seuil par la
tension VGS, soit à courant de canal non nul.
126
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
commandé, amorçage et blocage spontanés). Finalement, le caractère Normally-ON des puces GaN modélisée va
nous permettre de confronter ce circuit d’asservissement de di/dt à une autre problématique : les commutations
ont lieu alors que la tension VGS est négative.
Figure 3-52 – Boucle de contrôle du di/dt, courant Figure 3-53 - Boucle de contrôle du di/dt, D1 reste
circulant par la diode de corps de M1 quand bloquée lors de la séquence de di/dt si
VDRV = VDRV- VG < VTH_D1 + VDS_M1
Mais, dans le cas qui nous préoccupe, d’un transistor de puissance de type Normally-ON, cela est
rédhibitoire, -VTH_Diode > VGTH, rendant le transistor passant.
127
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Une solution simple, dans le cas d’un transistor de puissance Normally OFF, est d’interrompre le chemin
du courant par l’insertion d’une diode tête bèche en série avec M1 (cf. Figure 3-53). Cette diode s’oppose au
passage d’un courant négatif dans le transistor M1 et le circuit de contrôle redevient opérationnel.
Cependant, dans le cas d'un transistor de puissance Normally-ON, la tension VG d’amorçage est négative.
Elle n’est pas suffisante durant la commutation pour rendre la diode D1 passante et permettre à M1 de fonctionner
dans sa zone de saturation. En effet, au moment du di/dt, VG est négatif (VG VGTH + VL).
3.3.2. Solution
Figure 3-54 – Boucle de contrôle du di/dt pour alimentation de driver bipolaire (VDRV+ et VDRV-)
La solution proposée est présentée par la Figure 3-54 a. Elle consiste à s’assurer que le transistor M1 puisse
toujours fonctionner en régime saturé quelle que soit la valeur de tension présente sur la grille VG. Pour ce faire,
le transistor M1 est placé dans une maille polarisée par la tension fixe VDRV+. Ce transistor fournira ainsi, lors
d’une séquence de di/dt à l’amorçage, un courant IM1 proportionnel à la tension VL présente aux bornes de
l’inductance de source et image de la variation de courant à contrôler. Afin de pouvoir soustraire ce courant à
celui fourni par le driver IDRV pour obtenir le courant IG désiré, le courant drain de M1 est recopié successivement
par les deux miroirs de courant Q1-Q2 et Q3-Q4. On note que le courant drain de Q4, noté ICTRL, est l’image du
courant IM1 dans le rapport de transformation des miroirs de courant (ici gain en courant unitaire pour les deux
miroirs). On peut noter également que, comme dans le cas précédent et par mesure de précaution, une diode D1
est placée en série avec le transistor Q4. Elle est nécessaire afin de prévenir tout court-circuit de la grille du
transistor de puissance au cas où la tension grille VG serait entrainée au-dessous de VDRV- (défaillance ou
transitoire défavorable). Par rapport au schéma initial, cette structure implique de réaliser un point milieu sur
l'alimentation bipolaire du driver.
Le contrôle du di/dt au blocage du transistor de puissance représente le cas dual de celui précédemment
analysé. Il s’agit d’un di/dt négatif lié à la décharge de la capacité grille-source du transistor par un courant de
grille IG négatif. Le ralentissement de la commutation en courant consiste alors à ajouter des charges sur la grille,
autrement dit, de réduire la valeur du courant IG. Ainsi, le courant ICTRL doit maintenant être additif, et non
soustractif comme dans le cas précédent. De plus, la tension VL apparaissant aux bornes de l’inductance de
source sera maintenant négative. Afin de fournir un courant ICTRL qui lui sera proportionnel, on utilisera alors un
transistor de type PMOS. Ce dernier sera inséré dans une maille polarisée par la tension VDRV- afin de bénéficier
d’une polarisation insensible à la valeur de la tension de grille VG. La Figure 3-54 b présente la solution
symétrique. Elle est réalisée à partir d’un transistor M2 (MOSFET de contrôle de type P), de deux miroirs de
courant Q5-Q6 et Q7-Q8 et d’une diode D2. Ce transistor est activé par une tension VL négative, image d’un di/dt
de blocage. L’insertion du jeu de miroirs de courant, selon le même principe qu'à l'amorçage, nous permet
128
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
également de disposer de degrés de liberté supplémentaires pour régler la valeur de la transconductance totale
présente entre la tension VL, image du di/dt, et le courant ICRTL soustrait au courant du driver.
Pour faciliter l’analyse de la réaction de la boucle de limitation du di/dt à une commutation produite par le
transistor opposé, on se replace dans le cas simple sans miroirs de courants. En effet, les miroirs de courant, du
circuit d’asservissement de di/dt, ne jouent qu’un rôle de recopie (avec ou sans gain). Ils permettent de rendre la
boucle toujours fonctionnelle dans le cas où le transistor de puissance serait de type Normally-ON. Cependant,
ils n’influencent pas directement le circuit sur son principe de fonctionnement.
Figure 3-55 - Chronogramme des signaux de commandes et des formes d'ondes simplifiées
Effet d’un di/dt > 0 sur la boucle de limitation du di/dt d’amorçage du transistor passif
Figure 3-56 - Boucle de limitation du di/dt d’amorçage, impact sur Figure 3-57 - Schéma équivalent à la
le transistor passif Figure 3-56
129
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Quand le transistor passif subit un di/dt positif alors que celui-ci est bloqué (conformément à la Figure
3-56, T1 est ouvert et T2 est fermé donc VDRV = VDRV-), une tension positive apparaît aux bornes de l’inductance LS
qui active le transistor M1 de contrôle (NMOS). Le fonctionnement peut être étudié sur le schéma de la Figure
3-57. La tension de sortie du driver VDRV est négative, la diode D1 est bloquée et déconnecte la structure de
limitation du di/dt d’amorçage. Dans ce cas, la tension VL présente aux bornes de LS a comme seul impact celui
de réduire la valeur de la tension VGS : on obtient VGS = VG - VL, avec VG VDRV-. Ainsi, plus VL augmente (di/dt
fort) plus l’action de blocage du transistor de puissance est amplifiée. Cet effet va dans le bon sens. En
conclusion, la boucle de limitation du di/dt d’amorçage n’induit aucun effet négatif sur le transistor passif. La
tension aux bornes de l’inductance LS renforce le blocage.
Effet d’un di/dt<0 sur la boucle de limitation du di/dt de blocage du transistor passif
Quand le transistor passif subit un di/dt négatif alors que celui-ci est bloqué (conformément à la Figure
3-58, T1 est ouvert et T2 est fermé donc VDRV = VDRV-) une tension négative apparaît aux bornes de l’inductance LS
qui active le transistor M2 de contrôle (PMOS). Le fonctionnement peut être étudié sur le schéma de la Figure
3-59. La tension de sortie du driver VDRV est négative, la diode D2 est passante et autorise le passage d’un courant
ICTRL proportionnel à la tension VL. La tension VGS passe ainsi d’une tension très négative VDRV- à une tension
encore négative mais plus proche de 0V. Le pire cas est donné par la conduction en zone ohmique de M2 (cas VL
très élevée). La valeur maximale de VG est donnée par l’expression (3-42) où ICTRL est donné par l’expression
(3-43). Cette phase de pré-polarisation de la grille est bénéfique en vue de l’amorçage à venir du transistor de
puissance (cf. chronogramme de la Figure 3-55).
Dans un cas classique, sans la boucle de limitation du di/dt de blocage, la valeur de la tension grille-source
(VGS = VG - VL, avec VL < 0V et VG VDRV-) ne serait pas limitée par la diode D2 est pourrait théoriquement
atteindre un niveau très élevé (cas d’un très fort di/dt) pouvant endommager le transistor de puissance (claquage
de l’oxyde de grille). Ainsi, la boucle de limitation du di/dt de blocage n’introduit aucun effet négatif sur le
transistor passif mais au contraire présente deux avantages :
1) Elle pré-polarise la grille en vue de la mise à ON du transistor sans pour autant amorcer le
composant.
2) Elle protège la grille avec une limitation de la tension VGS au-dessous de 0V.
= ( + . ) (3-42)
| | 2
= (3-43)
+ _
Figure 3-58 - Boucle de limitation du di/dt de blocage, impact sur le Figure 3-59 - Schéma équivalent à la
transistor passif Figure 3-58
130
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a) Amorçage b) Blocage
Figure 3-60 – Boucle de contrôle du di/dt avec miroirs de courant : comparaison modèles analytique vs
simulation PSPICE
Pour conclure, on met en œuvre la boucle de contrôle de di/dt en simulation à l’aide du modèle
comportemental du transistor. Pour l’utilisation de la boucle de contrôle du di/dt les étapes à respecter sont :
A partir de cette démarche, on trace sur la Figure 3-60, l’évolution du di/dt en fonction du W des transistors
M1 et M2 de contrôle (avec L = 0,5µm) dans les deux cas : amorçage (a) et blocage (b). On compare les résultats
obtenus au moyen de la relation (3-44), établit établie au chapitre 2 (courbes bleues) et ceux fournis par la
simulation (courbes rouges). Les résultats permettent de conclure qu’un bon fonctionnement de la boucle de
régulation est obtenu. On peut faire deux remarques :
131
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
a) Amorçage b) Blocage
Figure 3-61 – Evaluation quantitative de la boucle de contrôle du di/dt : courbes di/dt vs énergie de
commutation
Augmentation de la consommation du driver durant les phases de di/dt, dépendant du courant ICRTL
nécessaire pour limiter le di/dt. Cependant, aucune consommation en statique.
Nécessité d’être au plus près du transistor de puissance afin de limiter les inductances parasites et
permettre à la boucle d’être la plus rapide possible.
Dépendance à la variation de la tension de seuil des MOSFET avec la température. Entre -2mV/°C
et -4mV/°C selon le dopage [76]. La solution présentée étant idéalement conçu pour être intégré au
plus près du composant de puissance, il est important d’estimer la température à laquelle travaillera
le driver.
Ensuite, la partie 3.2 a permis de confronter les résultats de mesures de dv/dt aux deux modèles
précédemment établis ; le modèle analytique de dv/dt au chapitre 2 et le modèle comportemental d’un HEMT
GaN au chapitre 3. La comparaison s’est faite sur la base des courbes de compromis entre le dv/dt et la résistance
de grille. Elle a permis de conclure à une bonne fidélité des deux modèles.
Finalement, dans la partie 3.3, nous avons pu tester la boucle de contrôle actif du di/dt dans un contexte
d’interrupteur GaN Normally-ON. Ainsi, nous avons complété l’étude présentée dans le chapitre 2 afin de rendre
la boucle fonctionnelle sur les 4 cas de commutations d’une application onduleur (amorçage et blocage
commandés, amorçage et blocage spontanés).
132
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
4.1. Etude
1) FP1, surveillance du courant d’alimentation et détection d’un dépassement par rapport à une
référence fixée (cas d’un début de court-circuit de bras).
2) FP2 et FP2’, surveillance des alimentations auxiliaires négatives des drivers High-Side et Low-
Side. Si une des tensions négatives des drivers commence à chuter, il faut déclencher le disjoncteur en
amont avant que le driver ne soit plus en mesure de maintenir bloqué le transistor.
Ces trois éléments de surveillances sont reliés par une fonction « ET » logique (détection par un niveau bas,
FP3). Dès qu’une défaillance apparaît, le disjoncteur se déclenche et déconnecte le bras (FP4) par un blocage
« lent » de manière à ne pas contraindre le disjoncteur en surtension. La Figure 3-63 illustre la mise en œuvre du
circuit disjoncteur sur le bras d’onduleur GaN. La carte disjoncteur est construite autour d'un semi-conducteur Si
Normally-OFF et alimentée par une alimentation auxiliaire en +15V/-5V, flottante vis-à-vis du BUS DC. Il faut
noter que la défaillance de cette alimentation auxiliaire (notée Alim. Aux. sur la Figure 3-63) provoquera le
blocage naturel du disjoncteur et donc un état de sécurité intrinsèque du bras de l'onduleur. La fonction de
surveillance des alimentations négatives des drivers est auto-alimentée à partir des alimentations des drivers.
Ainsi, la logique sécuritaire est telle qu’en l’absence de signal issu de ces blocs, le disjoncteur est déclenché. En
conclusion, un niveau logique « 0 » sur DETECT 1, DETECT 2 ou DETECT 2’ entraîne le passage à « 0 » du
signal logique DISJONCT qui déclenche le disjoncteur.
Figure 3-62 – Synoptique du cahier des charges du Figure 3-63 – Illustration de la mise en œuvre du
circuit disjoncteur circuit disjoncteur
4.1.2. Solutions
133
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
réalisée par le circuit intégré INA200 (cf. datasheet [77]). Une fois que le seuil est dépassé, la tension V3 est
maintenu à un état haut, quelles que soient les variations sur l’entrée (effet mémoire). La patte 5 est une patte de
RESET, qui permet la remise à l’état bas de la tension V3. Dans notre circuit elle est accessible par un bouton
poussoir, BP1. Finalement, la fonction secondaire FS13, « niveau logique de sortie », est réalisée par un
transistor M1 (MOSFET BS170) en configuration drain ouvert. Il faut noter dans ce schéma que la partie
« mesure » est placé au potentiel haut de l’alimentation VDC. Celle-ci n’est pas bruitée par les dv/dt de
commutation du bras puisqu'un condensateur de découplage et filtrage est placé en aval du shunt. La tension de
mode commun appliquée aux deux entrées de la partie « mesure » et donc une tension naturellement filtrée.
La référence interne de l’INA200 est de 0,6V, le gain de l’amplificateur d’entrée est égale à 20. Ainsi,
conformément à la Figure 3-64, à partir d’un courant IIN > 600mA, on obtient une tension de sorite V3 = 5V.
Dans ce cas le transistor M1 est passant et le bit DETECT 1 est mis à « 0 ». Le disjoncteur est activé
(déconnexion de l’alimentation). Pour augmenter le courant maximum accepté, on introduit un pont diviseur
entre la sortie de l’amplificateur et l’entrée positive du comparateur (pin 2 et 3 de l’INA 200), composé des
résistances externes RX et RY. Ainsi, on détecte un dépassement si :
(1 + ). 0,6
_ > (3-45)
20 ×
FS21, « détection de seuil », est un comparateur à double seuil (trigger de Schmitt) réalisé à partir
du circuit intégré LM311.
FS22, « niveau logique de sortie », maintient un niveau logique « 1 » sur la sortie DETECT 2, via
le transistor PMOS M2, tant que la tension d’alimentation négative du driver VDRV- est suffisamment
négative ; c'est-à-dire supérieure en valeur absolue à une valeur de référence.
134
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
Si VVDRV- devient supérieur à VDRV-_SEUIL (pas assez de tension d’alimentation), alors VOUT
bascule à la tension VDRV+ et M2 est devient bloqué. Cet état se traduira par un niveau « 0 » sur la
sortie DETECT 2.
Si VVDRV- devient plus négatif que VDRV-_SEUIL (suffisamment de tension d’alimentation), alors
VOUT bascule à la tension VDRV- et M2 devient passant.
. + .
= (3-46)
+
_ = + ( + )= 3,07 (3-47)
+ +
_ = + ( + )= 2,94 (3-48)
+ +
+
_ = . . = 5,61 (3-49)
+
_ = . _ . = 5,86 (3-50)
135
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
FP4 : Disjoncteur
La fonction principale 4, « disjoncteur » est assurée par le transistor M3, un MOSFET IXFN60N60 (cf.
datasheet [78]). Quand DISJONCT est à l’état bas (détection de défaut), alors le circuit driver IXDN414
commande l’ouverture du transistor M3 en plaçant sa tension grille-source au potentiel -5V. Il déconnecte ainsi le
bras d’onduleur de l’alimentation DC avec un blocage lent qui est imposé par une résistance de grille RG de forte
valeur. Le MOSFET M3 est de calibre 70V / 340A. Il a l’avantage d’être très faiblement ohmique à l’état
passant (RON = 4m ) et possède une tenue en tension suffisante pour notre application (VDCMAX = 50V).
Evidemment, dans le pire cas d'une absence totale d'alimentation sur les drivers des HEMT GaN ou sur
l'alimentation du driver du disjoncteur, ce dernier se bloque naturellement puisque celui-ci est Normally-OFF.
Figure 3-66 – FP3 : Schéma du circuit de logique Figure 3-67 – FP4 : Schéma de détection d’un
sécuritaire dépassement de courant et circuit disjoncteur
Figure 3-68 – Photo de la carte de contrôle Figure 3-69 – Banc de mesure du « dépassement de
disjoncteur. Vue de dessus (TOP) et vue de dessous courant »
(BOTTOM)
La carte disjoncteur est réalisée sur un PCB classique en résine, routée en double couche (cf. Figure 3-68).
Sur la face du dessus (TOP) on retrouve les circuits de surveillances des alimentations et le circuit logique à
diodes. Sur la face de dessous (BOTTOM) on retrouve les circuits de détection de dépassement du courant et le
driver du disjoncteur. Pour les essais, le disjoncteur est émulé par une capacité représentative de la grille du
MOSFET disjoncteur IXFN60N60 ( 15nF).
136
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
La Figure 3-69 est une photo qui illustre une mesure de dépassement de courant. L’alimentation DC basse
tension dispose de trois voies en sorties. Avec deux voies, on alimente en +15V / -5V les fonctions FP1, FP3 et
FP4 (cf. Figure 3-63). FP2, « surveillances des alimentations négatives » est alimentée par la troisième voie en
0V / -6,5V. La seconde alimentation DC est utilisée en générateur de courant et forme une boucle simple avec le
shunt 50m . La tension aux bornes du shunt est mesurée par une sonde différentielle. La section suivante
(4.2.1), présente les résultats de mesures de détection d’un dépassement de courant. La section finale (4.2.2),
présente, elle, un résultat de détection de perte de l’alimentation négative du driver.
Figure 3-70 - Observation de la détection d’un Figure 3-71 - Observation de la détection d’un
dépassement de courant dépassement de courant
Energie critique
L’énergie critique d’un composant, notée EC, est l’énergie accumulée thermiquement de manière
adiabatique entrainant la destruction de ce dernier par dépassement de la température d'ionisation. On peut
l’estimer à partir des expressions (3-51) ou (3-52). CTH, la capacité thermique des puces GaN, a été estimée dans
le paragraphe 2.2.1 (cf. p95, CTH = 63,7.10-3 J/K), ainsi, en considérant la température initiale TjINIT à 25°C et une
température critique TjCRITIQUE à 100°C, on déduit EC 5,25J.
A partir de l’expression (3-51) cette fois, avec VBUS = 50V, ILIMIT = 4A, on peut estimer tc, le temps critique
de pire cas à partir duquel on atteint l’énergie critique en négligeant tout phénomène de décharge sur la tension
de bus : tCRITIQUE = 26,3 ms. Ainsi, tCRITIQUE >> tREACT, le circuit est correctement protégé.
= . . (3-51)
= . (3-52)
Mesures statiques
La Figure 3-72, rappelle le schéma de la Fonction Principale 2, complétée par FP3 et FP4. En sortie, FP4
est chargé par une capacité CEQUIVALENT, émulant la grille du MOSFET disjoncteur. Dans un premier temps, on
137
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
réalise une caractérisation statique du circuit de détection de la perte d’une alimentation négative. On se place
dans le cas VDRV+ = 0V et VDRV- = -6,5V. Progressivement, on diminue en valeur absolue la tension VDRV-, jusqu’à
ce que la tension qu’elle devienne supérieure au VDRV-_SEUIL (expression (3-49)) entraînant le basculement de la
sortie du LM311. Ensuite, on réalise l’opération inverse pour observer le deuxième seuil de basculement VDRV-
_SEUIL (expression (3-50)). On obtient ainsi la Figure 3-73 montrant le comportement de la sortie du trigger en
fonction du niveau de la tension VDRV- (valable dans le cas VDRV+ = 0V, VDZ1 = 3,5V donc VREF = -3V, R1 = 11k ,
R2 = 10k , R4 = 10k et R7 = 470k ).
Mesures dynamiques
Pour réaliser les essais dynamiques, on éteint l’alimentation VDRV- et on observe le comportement du
disjoncteur. La tension VDRV- est non observable car cette tension décroit lentement due aux décharges des
capacités de l’alimentation de labo. Au passage de VDRV- par -5,68V, la sortie du trigger de Schmitt commute
(signal VOUT_LM311) entrainant un ordre de disjonction. La tension de sortie du driver VOUT bascule suivant le
circuit RG x CEQUIVALENT (cf. Figure 3-74). On mesure le temps de réaction du circuit entre le début du
basculement de VOUT_LM311 et le début du basculement de VOUT. tREACT = 500ns. Ainsi, on note à nouveau que
tREACT << tCRITIQUE.
Figure 3-74 - Observation de la détection d’une perte de l’alimentation négative : estimation du temps de
réponse
138
CHAPITRE 3 : Elaboration et exploitation d’un modèle comportemental d’un HEMT GaN à partir d’un module GaN Normally ON
d’une part la perte d’une alimentation de driver négative, soit l’incapacité du driver à maintenir le
transistor de puissance bloqué,
et d’autre part, un dépassement de courant d’alimentation par rapport à une valeur limite fixée par
l’utilisateur (cas d’un court-circuit de bras d’onduleur par exemple).
Finalement, une fois qu’un défaut est détecté, on ouvre avec une faible vitesse de blocage le circuit
d’alimentation grâce à un transistor MOSFET disjoncteur. Le temps de réaction entre la détection du défaut et
l’ouverture du disjoncteur doit être très inférieur au temps critique. Ce temps critique est lié à un échauffement
des puces trop important pouvant entrainer leur destruction.
5. Conclusion du chapitre
Dans ce chapitre un modèle comportemental simple mais représentatif des régimes statiques direct/inverse
et dynamique de transistor à haute mobilité d’électron en nitrure de gallium est présenté. Ce modèle est dédié à
la simulation des convertisseurs de puissance, circuit onduleur en particulier. Il est utilisé pour l’étude et/ou le
contrôle des commutations (di/dt et dv/dt). La bonne compréhension du fonctionnement des transistors HEMT
GaN permet d’obtenir à moindre « coût » un modèle robuste et fidèle dans son domaine d’application. En effet
ce modèle ne met en jeu que très peu d'éléments de circuit : deux sources de courants contrôlées en tension, des
diodes, des résistances et trois capacités dont deux montrent une dépendance non-linéaire à la tension qui leur est
appliquée. Il ne nécessite l’extraction que de très peu de paramètres. En conclusion, le modèle statique,
s’appuyant sur l’aspect symétrique des HEMT GaN, complété par une procédure de modélisation des capacités
non-linéaires, permet d’obtenir un modèle comportemental concis et efficace dans tous les régimes de
fonctionnent de l'onduleur : conduction directe, inverse canal bloqué et inverse canal passant.
A partir de ce modèle, nous avons présenté trois exemples d’utilisation. Le premier permettant l’estimation
des pertes par commutation d’amorçage et de blocage d’une structure bras d’onduleur à HEMT GaN. Le second,
toujours dans le cas bras d’onduleur, mettant l’accent sur le travail d’optimisation de la résistance de grille en
fonction du compromis dv/dt vs Energie de commutations. Ce travail permettant de faire le lien également avec
le modèle analytique présenté lors du chapitre 2. Le troisième exemple reprend et complète, dans le cas d’un
composant Normally-ON, la boucle de contrôle du di/dt, finalisant ainsi l’étude de ce dispositif de contrôle actif
des commutations du courant.
Finalement, un dispositif de surveillance et de protection dédiée aux transistors Normally-ON est présenté
et mis en œuvre dans une version implémentant des composants discrets.
139
CONCLSUION GENERALE
Conclusion générale
Bilan
Dans un début de XXIe siècle marqué par les enjeux écologiques et énergétiques, les véhicules électriques
hybrides et tout électrique apparaissent comme une opportunité pour l’évolution de notre société. Comme nous
l’avons vu, l’architecture VE est constituée de différents convertisseurs statiques ; le sujet de thèse porte lui sur
l’onduleur de traction (gamme 400V, de 60kW à 70kW pour les véhicules de type Zoé et Fluence). Dans le
domaine de l’automobile, à l’instar de beaucoup d'autres domaines d’application, la compacité et le rendement
énergétique sont des critères incontournables pour obtenir des convertisseurs compatibles avec les cahiers des
charges. En marge de ce contexte, le monde de l’électronique de puissance connaît une réelle révolution depuis
quelques années avec l’entrée sur le marché de composants en carbure de silicium et en nitrure de gallium. Ces
nouveaux composants, communément appelés « grand gap » en raison de la largeur énergétique de leur bande
interdite (respectivement 3,2eV et 3,4eV pour le SiC et le GaN contre 1,1eV pour le Si), apparaissent avec des
caractéristiques potentielles supérieures aux composants IGBT et MOSFET. Si le critère économique est
satisfait, de tels composants permettraient une augmentation du rendement et la possibilité d'un refroidissement
en convection moins complexe et moins coûteux qu'un refroidissement à eau. C’est pour cette raison que le
Technocentre Renault de Guyancourt et le Laboratoire Laplace de Toulouse ont initié ce travail de thèse sur la
problématique commune que représente l’utilisation des composants à grand gap pour la réalisation d’onduleur
de traction haute performance – moyenne tension.
L’établissement de l’état l’art, d’une part des composants à grand gap et d’autre part des solutions de
commande rapprochée associée, a été le point de départ, mais aussi le fil rouge du travail de thèse. Ce travail
bibliographique a été synthétisé et a fait l’objet du 1er chapitre. Il a permis de conclure que les transistors à grand
gap présentent de nombreuses opportunités (commutations rapides, faibles pertes à l’état passant, possible
fonctionnement à température > 200°C …). Cependant, ils nécessitent la mise en place de stratégies de
commande rapprochées spécifiques, voire intégrées, afin de tirer profit de tout leur potentiel.
Ainsi, afin d’intégrer au mieux les composants GaN et SiC dans l’environnement « onduleur de tension »,
une connaissance fine des mécanismes qui régissent la commutation est requise. Le chapitre 2 débute ainsi par
une partie théorique détaillant le fonctionnement des séquences d’amorçage et de blocage des transistors de
puissance dans une configuration « cellule hacheur » classique. Cette première partie se conclut par la
proposition d’un jeu de modèles analytiques simples et linéarisés permettant de représenter l'évolution du
comportement des dv/dt d’amorçage et de blocage dans toutes les phases de fonctionnement d'un onduleur,
incluant le cas « blocage à courant de canal nul ».
Dans le chapitre 2, nous avons également présenté une campagne de caractérisation d’un MOSFET SiC
1200V dans une configuration bras d’onduleur, commandé suivant la méthode de la double impulsion. Cette
étude a permis d’acquérir un savoir-faire en matière de caractérisation des commutations pouvant être qualifiée
d'extrême jusqu'au point 600V/50A @20ns/40ns. A partir du modèle analytique de dv/dt, nous avons pu établir
des stratégies de commandes passives se matérialisant par la variation de la résistance de grille, ou par
l’introduction d’une capacité externe entre grille et drain. Nous avons évalué ces deux méthodes par
l’intermédiaire de courbes de compromis entre la vitesse de commutation et les pertes. Les résultats permettent,
suivant le compromis dv/dt vs ECOM, d’une part d’identifier une résistance de grille optimum (variation du dv/dt
en 1/ECOM), et d’autre part, ont montré qu’un gain supplémentaire pouvait être obtenu par l’ajout d’une capacité
externe CGD. C'est-à-dire, à même dv/dt : moins de pertes (gain sur le volume du dissipateur thermique), ou à
même quantité de pertes : un dv/dt de plus faible valeur (gain sur la taille des éléments passifs constituant le
filtre EMI).
La même démarche a également été mise en œuvre et présentée dans le chapitre 3 pour caractériser un
module bras d’onduleur HEMT GaN Normally-ON du CEA LETI de Grenoble. Pour travailler dans des
conditions optimales de sécurité, nous avons mis au point un circuit disjoncteur dédié au composant de puissance
Normally-ON. Ce dispositif est chargé d’une part de surveiller en permanence la présence des alimentations
141
CONCLSUION GENERALE
auxiliaires négatives des drivers High-Side et Low-Side, permettant la commande à OFF de ces interrupteurs, et
d’autre part de détecter l’apparition d’un fort courant issus de l’alimentions DC, traduisant la mise en court-
circuit de la cellule de commutation. En cas de détection de l’un ou de l’autre des défauts (pertes d’une des
alimentations négatives ou court-circuit de bras), un transistor disjoncteur connecté à la partie positive du BUS
DC est commandé au blocage et vient déconnecter la cellule de commutation de l’alimentation DC.
Les campagnes de caractérisations statique et dynamique sur le module GaN, ont permis d’extraire les
paramètres nécessaires à l’établissement d’un modèle comportemental de simulation d’un transistor HEMT GaN
dédiée à la simulation de circuits tel que l’onduleur de tension. Le point fort du modèle proposé est de pouvoir
représenter le fonctionnement des transistors HEMT GaN dans tous les modes de fonctionnement représentatif
des séquences de conduction / commutation d'un bras d'onduleur (zone de saturation directe pour la
commutation, zone ohmique directe ou inverse pour la conduction et zone active de conduction inverse durant la
phase de temps mort) à partir d’éléments de circuit simples (diodes, résistances et source de courants contrôlées
en tension).
Divers exemples d’utilisation de ce modèle comportemental ont été présentés. Tout d’abord, l’utilisation
pour la prédétermination des pertes par commutations d’un onduleur de tension en commande MLI. Ensuite,
nous avons comparé les résultats de simulations du modèle comportemental, ainsi que les résultats de
prédéterminations issus du modèle analytique de dv/dt établies au chapitre 2, avec les résultats de mesures
obtenus dans le chapitre 3. Cette comparaison tripartite a pris la forme de courbes représentant l’évolution du
dv/dt en fonction de l’évolution du courant de charge suivant une variation de la résistance de grille. Elle a
permis de conforter à nouveau la validité des modèles proposés.
Finalement, à partir du modèle comportemental, nous avons pu compléter l’étude d’une solution active de
contrôle rapide du di/dt. Cette étude avait été introduite dans le chapitre 2 à partir d’un modèle de simulation
PSpice™ du transistor CMF20120D issus des bibliothèques de CREE. Cette boucle de contrôle rapide du di/dt se
traduit, dans sa version simplifiée, par l’insertion d’un transistor de contrôle entre la grille et la source du
transistor de puissance. Son rôle est de ralentir la commutation en courant : en détournant une partie des charges
amenées par le driver sur la grille du transistor de puissance à l’amorçage, ou en apportant des charges durant le
blocage. Le transistor de contrôle est commandé à l’amorçage par l’apparition d’une tension aux bornes de
l’inductance de source durant le di/dt. Ainsi, le transistor doit être de type NMOS à l’amorçage (tension positive
aux bornes de l’inductance de source) et de type PMOS au blocage (tension négative aux bornes de l’inductance
de source). Une analyse fréquentielle de la solution simplifiée sur le cas « amorçage commandé » a tout d’abord
été présentée dans le chapitre 2. Ensuite, grâce au modèle comportemental de simulation, nous avons pu
développer ce dispositif pour le rendre opérationnel dans tous les cas possibles de commutations en mode
onduleur (amorçages et blocages, commandés ou spontanés). Enfin, le dispositif tiens également compte du cas
particulier des transistors de puissance Normally-ON. Tout cela a été possible en complétant la solution
simplifiée par l’ajout d’un jeu de miroirs de courant à NMOS et à PMOS.
Perspectives
Le travail de thèse se présente comme une analyse préliminaire approfondie et indispensable à la
conception d’un circuit driver dédié aux composants à grand gap et particulièrement aux HEMT GaN. Ainsi, les
perspectives listées ci-après regroupent différentes pistes d’études en vue de la conception de la commande
rapprochée des composants de puissance à grand gap.
Tout d’abord, la boucle de contrôle de di/dt doit faire l’objet d’un démonstrateur réalisé à partir de
composants discrets afin de valider, en pratique, sa fonctionnalité sans rechercher un niveau de performance
élevé dans un premier temps. Ensuite, elle pourra faire l’objet d’une dernière étude visant à intégrer cette
solution dans un ASIC rapide placé à proximité de la puce.
Une des autres suites possibles à ce travail concerne la gestion active des dv/dt selon une approche
« duale » de celle présentée pour la gestion active des di/dt. En s’inspirant du dispositif présenté dans le
chapitre 1 intitulé « Bootstrap auto-alimenté », on peut utiliser la séquence de dv/dt pour commander un contrôle
actif de la commutation en tension.
142
CONCLSUION GENERALE
Enfin, une architecture de driver trois niveaux permettant d’optimiser les pertes des composants GaN
durant leur fonctionnement dans le quadrant III (conduction inverse durant le temps mort) doit faire l’objet
d’études complémentaires. L’étude d’une solution basée sur une architecture en pont en H auto-alimentée a été
abordée, mais le travail n’a pas été suffisamment développé durant la thèse pour être présenté. Elle doit faire
l’objet d’une validation en simulation en utilisant par exemple le modèle comportemental du HEMT établi au
chapitre 3.
143
REFERENCES BIBLIOGRAPHIQUES
Références bibliographiques
144
REFERENCES BIBLIOGRAPHIQUES
145
REFERENCES BIBLIOGRAPHIQUES
[48] D. Risaletto, D. Bergogne, F. Dubois, H. Morel, B. Allard, et R. Meuret, « A 200°C Safety System at
Power-Up of Normally On SiC JFETs Inverters », IEEE Trans. Power Electron., vol. 29, no 5, p. 2338
2344, mai 2014.
[49] D. Peftitsis, J. Rabkowski, et H.-P. Nee, « Self-Powered Gate Driver for Normally ON Silicon Carbide
Junction Field-Effect Transistors Without External Power Supply », IEEE Trans. Power Electron., vol. 28,
no 3, p. 1488 1501, mars 2013.
[50] W. Zhang, X. Huang, F. C. Lee, et Q. Li, « Gate drive design considerations for high voltage cascode GaN
HEMT », in 2014 Twenty-Ninth Annual IEEE Applied Power Electronics Conference and Exposition
(APEC), 2014, p. 1484 1489.
[51] S. Lefebvre et B. Multon, « MOSFET et IGBT : circuit de commande ». Technique de l’Ingénieur, sept-
2003.
[52] S. Park et T. M. Jahns, « A self-boost charge pump topology for a gate drive high-side power supply »,
IEEE Trans. Power Electron., vol. 20, no 2, p. 300 307, 2005.
[53] M. Cousineau, R. Diez, H. Piquet, et O. Durrieu, « Synthesized High-Frequency Thyristor for Dielectric
Barrier Discharge Excimer Lamps », IEEE Trans. Ind. Electron., vol. 59, no 4, p. 1920 1928, 2012.
[54] F. Forest, H. Foch, et T. Meynard, Onduleurs de tension. Ed. Techniques Ingénieur.
[55] « 2SC0108T ». http://igbt-driver.com/products/scale-2-driver-cores/2sc0108t.
[56] O. Hellmund, H. Rettinger, et M. Wendt, « A New Gate Driver IC Family that Fits All », Power
Electronics Europe, p. 30 32, mai-2014.
[57] M. Correvon, « Electronique de puissance, Chapitre 7, LES SEMICONDUCTEURS DE PUISSANCE
DEUXIÈME PARTIE : LE MOSFET ». Polycopié de cours, Haute Ecole d’Ingénierie et de Gestion du
Canton du Vaud - Haute Ecole Spécialisée de Suisse Occidentale, 04-août-2011.
[58] T. V. Nguyen, « Circuit générique de commandes rapprochées pour l’électronique de puissance »,
Université de Grenoble, 2012.
[59] P. Leturcq, « Semi-conducteurs de puissance unipolaires et mixtes (partie 2) », Techniques de l’Ingénieur.
[60] M. Correvon, « Electronique de puissance, Chapitre 8, LES SEMICONDUCTEURS DE PUISSANCE
TROISIÈME PARTIE : L’IGBT ». Polycopié de cours, Haute Ecole d’Ingénierie et de Gestion du Canton
du Vaud - Haute Ecole Spécialisée de Suisse Occidentale.
[61] A. Zhang, L. Zhang, Z. Tang, X. Cheng, Y. Wang, K. J. Chen, et M. Chan, « Analytical Modeling of
Capacitances for GaN HEMTs, Including Parasitic Components », IEEE Trans. Electron Devices, vol. 61,
no 3, p. 755 761, mars 2014.
[62] Z. Chen, « Characterization and Modeling of High-Switching-Speed Behavior of SiC Active Devices »,
thesis, Virginia Tech, 2009.
[63] T. Rossignol, F. Senghor, D. Risaletto, J.-M. Blaquière, F. Richardeau, M. Cousineau, et G. Aulagnier,
« Switching Optimization of WBG Power Devices on Inverter Leg ». PCIM Europe, mai-2013.
[64] « GPS Source ». http://www.gpssource.com/faqs/9.
[65] F. Senghor, « Mise en œuvre, caractérisation et modélisation de cellues de commutation onduleur à
composant grand gap », Rapport de stage M2, Université de Toulouse, 2012.
[66] F. Forest, J.-J. Huselstein, S. Faucher, M. Elghazouani, P. Ladoux, T. A. Meynard, F. Richardeau, et C.
Turpin, « Use of opposition method in the test of high-power electronic converters », IEEE Trans. Ind.
Electron., vol. 53, no 2, p. 530 541, avr. 2006.
[67] F. Richardeau, « Introduction à l’Analyse de la commutation dans les convertisseurs ». Polycopié de
cours, INP-ENSEEIHT, Département GEA, oct-2011.
[68] « Modélisation comportementale », Wikipédia.
[69] T.-H. Yu et K. F. Brennan, « Theoretical study of a GaN-AlGaN high electron mobility transistor
including a nonlinear polarization model », IEEE Trans. Electron Devices, vol. 50, no 2, p. 315 323, févr.
2003.
[70] P. Martin et L. Lucci, « A compact model of AlGaN/GaN HEMTs power transistors based on a surface-
potential approach », in Mixed Design of Integrated Circuits and Systems (MIXDES), 2013 Proceedings of
the 20th International Conference, 2013, p. 92 95.
[71] K. Shah et K. Shenai, « Simple and Accurate Circuit Simulation Model for Gallium Nitride Power
Transistors », IEEE Trans. Electron Devices, vol. 59, no 10, p. 2735 2741, oct. 2012.
[72] Z. Chen, D. Boroyevich, R. Burgos, et F. Wang, « Characterization and modeling of 1.2 kv, 20 A SiC
MOSFETs », in Energy Conversion Congress and Exposition, ECCE, 2009, p. 1480 1487.
146
REFERENCES BIBLIOGRAPHIQUES
147
RESUME
Résumé
Dans un contexte économique et politique qui promeut l’usage des véhicules électriques, depuis 2011 le
groupe Renault propose une gamme de véhicules tout électrique. Les modèles les plus puissants utilisent un
onduleur dédié à la traction électrique d’une puissance de l’ordre de 60kW à 70kW (bus DC 400V). Ce
convertisseur statique doit évidemment, comme tout système de puissance embarqué, être caractérisé par un haut
rendement énergétique, une grande robustesse et un haut niveau de fiabilité dans toutes les phases de
fonctionnement du véhicule.
Parallèlement, le domaine de l’électronique de puissance connaît aujourd’hui une révolution avec la mise
sur le marché d’interrupteurs de puissance à « grand gap » tel que le Carbure de Silicium (SiC, gamme : 600V,
1200V et 1700V) et plus récemment le Nitrure de Gallium (GaN, jusqu’à 600V). Ces composants sont
caractérisés par des commutations en tension (dv/dt) et en courant (di/dt) extrêmement rapides mais également
une tenue en température nettement supérieure à 175°C. Ces caractéristiques offrent la perspective de pouvoir
réaliser des convertisseurs à meilleur rendement, permettant d’obtenir un gain significatif sur l’autonomie du
véhicule électrique, mais également des convertisseurs plus compacts, facilitant ainsi leur intégration au sein du
véhicule. Cependant, ces commutations « extrêmes » sont source de perturbations et d'auto-perturbation très
sévères surtout en configuration onduleur.
Premièrement, l’analyse détaillée des phénomènes de commutation d'une cellule onduleur. Ces travaux ont
permis l’établissement de modèles analytiques simples. Ces modèles, à partir des grandeurs physiques
principales et linéarisées des composants ainsi que des paramètres fonctionnels du driver, permettent une
prédétermination directe des dv/dt et di/dt sur toute la plage de fonctionnement de l'onduleur.
Finalement, la troisième problématique concerne la commande rapprochée de ces composants. Sur la base des
travaux de modélisation analytique des commutations, le travail réalisé comprend la proposition et le test de
stratégies d’optimisation et de contrôle, actif ou passif de celles-ci. Deux approches de réglage passif ont ainsi pu
être comparées en termes de compromis dv/dt – Energies de commutation, l'une globale et classique par la
résistance de grille du driver ; l'autre plus sélective par l'intégration d'un condensateur entre grille et drain des
composants. Cette seconde méthode pouvant entrainer une énergie de commutation, à dv/dt donné, jusqu’à 18%
plus faibles. Une dernière approche, active cette fois, a été étudiée et testée en simulation. Sur le principe, le
circuit proposé consiste en une limitation du di/dt, sans influencer sur le dv/dt. La boucle de contrôle utilise la
tension qui apparaît aux bornes de l’inductance de source durant la commutation du courant pour activer un
transistor auxiliaire qui amène ou détourne des charges sur la grille du transistor de puissance, afin de réaliser in
fine un contrôle « temps réel » du di/dt.
Mots clés
Composants à grand gap / GaN / SiC / Onduleurs de tension / Modèle comportemental de transistor GaN /
Circuit Driver
148
ABSTRACT
Abstract
Contribution to the characterization and study of the gate drive circuit of medium voltage wide-band gap devices
for a voltage inverter.
In an economic and political climate that promotes the use of electric vehicles, since 2011 Renault offers a
range of EVs. The powerful models are based on an electrical architecture of 60 kW to 70 kW traction inverters
and a 400V DC BUS. The static converters used, as in every embedded power system, must have high energetic
yield, high robustness and high reliability during every operating phase of the vehicle.
At the same time, the power electronics field is currently undergoing a technical revolution. New wide-
band gap power devices, such as Silicon Carbide (SiC, in the range of 600V, 1200V and 1700V) and Gallium
Nitride (up to 600V), are available on the market. Those components are characterized by both voltage (dv/dt)
and current (di/dt) high speed switching, and also by operating temperatures above than 175°C. These
characteristics not only offer the prospect of achieving better performance converters, obtaining a significant
gain on the autonomy of electric vehicles, but also more compact converters, facilitating their integration into the
vehicle. However, these extreme switching are sources of issues, especially in the inverter topologies.
Thus, based on a partnership between the LAPLACE Laboratory in Toulouse and RENAULT
Technocentre in Guyancourt, three main problematic areas were addressed by this PhD research.
First of all, there was a detailed analysis of the switching phenomena in an inverter switching cell. This
work enabled the establishment of simple analytical models. These models allow, from the principal physical
and linearized quantities of the components and from the functional parameters of the driver, direct
predetermination of dv/dt and di/dt across the inverter operating range.
The second topic deals with the characterization of these new power devices. A 1200V Cree SiC MOSFET
and a first generation GaN HEMT power module from the prototype chain of CEA-LETI in Grenoble have been
characterized in static and dynamic operation in both reverse and direct conduction mode. The results allowed
the development of a static and dynamic behavioral model, using PSPICE type circuit elements, dedicated to the
use of GaN HEMT transistors in a voltage inverter. The advantage of this model is its ability to emulate the
reverse conduction in both gate bias cases (VGS>VGTH and VGS<VGTH) as per the operating conditions of an
inverter leg.
The third topic related to the gate drive operation of these components was based on the analytical
modeling of the switching process. The work includes the proposal and test optimization of active or passive
gate drive strategies. Two passive adjustment approaches could thus be compared in terms of dv/dt - Switching
Energies trade-off, one overall and classic by the gate driver resistance ; another more selective by including a
capacitor between the gate and drain of the components. This second method, for a specified dv/dt, may cause a
switching energy loss saving of up to 18%. A final active method has been studied and tested via simulation. In
principle, the proposed circuit consists of a limitation of di/dt, without influencing the dv/dt. The control loop
uses the voltage that appears across the source inductance during switching of the current to activate an auxiliary
transistor which brings or takes electric charges to and from the power transistor gate in order to ultimately
obtain a di/dt real-time control.
Key words
Wide-band gap devices / GaN / SiC / Voltage inverter / Behavioral model/ gate drive circuit
149