Solutions Travaux Diriges N 1 2 3 Sam Au 2021 2022

Université Mohamed El Bachir El Ibrahimi - Bordj Bou Arréridj 2021/2022
Faculté des Sciences et de la Technologie

Département d’électronique
Domaine : Sciences et Technologies
Filière : Électronique
Niveau : L3 (3ème année Licence LMD)
Unité d’enseignement : UEF 1.1.1
Matière 1: Systèmes à Microprocesseurs
EXERCICE 1
EXERCICE 2
CLK 𝑄𝑄0 𝑄𝑄1 𝑄𝑄2 𝑄𝑄3

0 0 0 0 0
1 1 0 0 0
2 0 1 0 0
3 1 0 1 0
4 1 1 0 1
5 0 1 1 0
6 0 0 1 1
7 0 0 0 1
8 1 0 0 0
9 0 1 0 0
10 1 0 1 0
SOL. TD N°1/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 1/3

EXERCICE 3
1)
2) Huit impulsions d’horloge
EXERCICE 4

EXERCICE 5
1)
ENTRÉES SORTIES
Clear Mode Parallèles
CLK Q3 Q2 Q1 Q0
��
𝑀𝑀𝑀𝑀 S0 S1 P3 P2 P1 P0
1 1 1 1 1 0 1 1 1 0 1 1
2)

EXERCICE 1
1) Quelle est la capacité en bits d’une mémoire pouvant stocker 1073741824
Octets ?
Solution :
CM = 1 073 741 824×8 = 8 589 934 592 Bits.
2) Quelle est alors sa capacité en (a) Ko ; (b) Mo ; (c) Go ?

Solution :
a) CM = 1 073 741 824 × 8 = 230 ×8 Bits = 210 ×220 ×8 Bits = 220 ×8 kbits.
CM = 220 ko = 1 048 576 ko.
b) CM = 220 ko = 210 × 210 ko = 1024 ×210 ko = 210 Mo = 1024 Mo.
c) CM = 210 Mo = 1024 Mo = 1 Go.
EXERCICE 2
Quelles peuvent être les organisations d’une mémoire de 32kbits, sachant
qu’elle utilise des mots ayant une taille multiple d’une puissance de 2
(exemple : 8,16,…)
Solution :
32 kbits = 32768 bits.
Cette mémoire aura
- 4096 mots de 8 bits (4096=32768/8) ou
- 2048 mots de 16 bits ou
- 1024 mots de 32 bits ou encore
- 512 mots de 64 bits …
EXERCICE 3
Calculer la capacité mémoire d'un boitier dont le bus d'adresse est de 16
bits et un bus de données de 8 bits.
Solution : Puisque 8 bits = 1 octet, la capacité = 216 × 1 = 64 Ko
EXERCICE 4
1) Effectuez l’extension de la mémoire ROM de 64k × 4 de la figure ci-dessous
pour créer une mémoire ROM de 64k × 8.

Solution : Voir figure ci-dessous.

Notez qu’une adresse spécifique est accédée dans ROM 1 et ROM 2 au même
moment. Les quatre bits d’une adresse sélectionnée dans ROM 1 et les quatre
bits de l’adresse correspondante dans ROM 2 sortent en parallèle pour former
un mot de huit bits sur le bus de données. Notez également qu’un niveau BAS
sur la ligne de validation du circuit, 𝑉𝑉� , (qui forme un bus de commande
simple) valide les deux mémoires.

2) Décrivez la procédure d’extension d’une mémoire ROM de 64k × 1 pour former

une mémoire ROM de 64k × 8.
Solution :
Huit mémoires ROM de de 64k × 1 sont connectées en parallèle pour former une
mémoire ROM de 64k × 8.
EXERCICE 5
1) Utilisez les mémoires de l’exercice 4 pour former une mémoire ROM de
64k × 16.
Solution :
Vous devez créer une mémoire pouvant stocker 65 536 mots de 16 bits. Il faut
donc quatre mémoires ROM de 64k × 4, comme l’illustre la figure ci-dessous.
2) Combien faut-il de mémoires ROM de 64k × 1 pour créer une mémoire ROM de
64k × 16.
Solution :
Seize mémoires ROM de 64k × 1.

EXERCICE 6
1) Utilisez des mémoires SRAM de 1M × 4 pour créer une mémoire SRAM de
1M × 8.
Solution :
Le schéma de principe simplifié de la figure suivante illustre les

interconnexions des deux mémoires SRAM de 1M × 4.
2) Utilisez des mémoires SRAM de 1M × 8 pour former une mémoire SRAM de

1M ×16.
Solution : Voir figure suivante (Page 5).

EXERCICE 7
1) Utilisez des mémoires RAM1 de 512k × 4 pour créer une mémoire RAM2 de
1M × 4.
Solution : Voir figure suivante (Page 6).
L’extension d’adressage est obtenue en connectant l’entrée de validation du

circuit (𝑉𝑉�0), au vingtième bit d’adresse (𝐴𝐴19 ), comme l’illustre la figure
ci-dessous. L’entrée (𝑉𝑉�1 ) sert d’entrée de validation commune aux deux
mémoires. Lorsque le vingtième bit d’adresse est au niveau BAS, le mémoire
RAM 1 est sélectionnée (RAM 2 est bloquée) et les 19 bits d’adresse les
moins significatifs (𝐴𝐴0 − 𝐴𝐴18 ) accèdent à chacune des adresses de la mémoire
RAM 1. Lorsque le vingtième bit d’adresse est au niveau HAUT, la mémoire RAM
2 est validée par le niveau BAS à la sortie de l’inverseur (RAM 1 est
bloquée) et les 19 bits (𝐴𝐴0 − 𝐴𝐴18 ) accèdent à chacune des adresses de la
mémoire RAM 2.

2) Quelles sont les échelles d’adresses de chaque mémoire RAM1 formant la

mémoire résultante RAM2.
Solution :
- RAM 1 : de 0 à 524 287 (0 à 219 − 1) ;

- RAM 2 : de 524 288 à 1 048 575 (219 à 220 − 1)

EXERCICE 8
À l’aide de plusieurs RAM (M1) de la figure ci-dessous de 512 octets
possédant un bus de donnée de 4 bits, on souhaite réaliser une RAM (M2) de 8
KO possédant un bus de donnée de 16 bits.
1) Donnez le nombre de mots et la largeur du bus d’adresse des deux types de

RAM.
Solution :
- M1 : 512 octets = (512 × 8/4) mots de 4 bits = 1 Kilo mots de 4 bits.
1 Kilo mots = 210 mots.
La mémoire M1 possède 10 fils d’adresse.
- M2 : 8 KO = (8K × 8/16) mots de 16 bits = 4 Kilos mots de 16 bits.
4 Kilos mots = 212 mots.
La mémoire M2 possède 12 fils d’adresse.
2) Combien de mémoires doit-on assembler en série ?
Solution :
- On passe d’une profondeur de 1 Kilo mots à une profondeur de 4 Kilos
mots.
- Il faut assembler 4 mémoires en série (4K / 1K = 4).
3) Combien de mémoires doit-on assembler en parallèle ?
Solution :
- On passe d’un bus de donnée de 4 bits à un bus de donnée de 16 bits.
- Il faut assembler 4 mémoires en parallèle (16 / 4 = 4).

�� (Chip Select) des

4) Combien de bits d’adresse vont servir à déterminer le 𝑪𝑪𝑪𝑪
mémoires M1 ?
Solution :
Ce sont les 2 bits d’adresse supplémentaires de la mémoire M2 (par
rapport à la mémoire M1) qui vont servir à déterminer le �𝐶𝐶𝐶𝐶
�� des RAM
(12 – 10 = 2).
5) Donnez le schéma de câblage.
Solution : Voir figure ci-dessous.

EXERCICE 1
Indiquer le mode d’adressage dans chacune des instructions suivantes :
N° Instruction Mode d’adressage

01 MVI A,0AH Immédiat
02 STA 204AH Direct
03 LXI H,2049H Immédiat
04 INX H Registre
05 MOV B,M Indirect à Registre
06 ADD B Registre
07 MOV C,A Registre
08 SUB C Registre
09 CMA Implicite
10 LXI D,204BH Immédiat
11 STAX D Indirect à Registre
12 HLT Implicite
EXERCICE 2
Après exécution du programme de l’exercice 1, écrit en assembleur 8085,
quel est le contenu des cases mémoires dont les adresses sont : 204AH et
204BH ?
Solution :
- Le contenu de la case mémoire dont l’adresse 204AH = 0AH.
- Le contenu de la case mémoire dont l’adresse 204BH = FFH.

EXERCICE 3
1) Quelle est la taille en Octet (Byte) de chaque instruction du programme
de l’exercice 1.
2) Donner le code Hexa de chaque instruction
Solution :
N° Instruction Taille de l’instruction en Byte Code Hexa

01 MVI A,0AH 2 3E
0A
02 STA 204AH 3 32
4A
20
03 LXI H,2049H 3 21
49
20
04 INX H 1 23
05 MOV B,M 1 46
06 ADD B 1 80
07 MOV C,A 1 4F
08 SUB C 1 91
09 CMA 1 2F
10 LXI D,204BH 3 11
4B
20
11 STAX D 1 12
12 HLT 1 76

EXERCICE 4
Vérifier chaque instruction du programme ci-dessous si elle correcte ou
non et corriger-la si nécessaire.
Solution :
N° Instruction Instruction Correction Commentaires

CORRECTE ?
01 MOV A,01H NON MVI A,01H Adressage immédiat
02 MVI H, L NON MOV H, L Adressage registre
03 MOV C, D OUI
04 INX L NON INR L INX pour incrémenter des paires
registres 16 bits par exemple : INX H
05 INX H OUI
06 ADD B OUI
07 ADI 200H NON ADI fonctionne sur 8 bits or 200H
(51210) est codé sur 9 bits
08 SUB B, E NON La soustraction se fait
obligatoirement avec l’ACC par
exemple : SUB E
09 DCX D OUI
10 XRI 02H OUI
11 XRI E NON XRA E Adressage registre or XRI pour un
adressage Immédiat
12 SBI 05H OUI
13 LDAX C NON Il faut utiliser des paires de
LDAX B registres sur 16 bits par exemple :
B(BC), D(DE), H(HL)
14 HLT OUI
15 JNC NON Il faut préciser l’adresse de
JNC Adr branchement

EXERCICE 5
Écrire un programme en assembleur 8085 qui permet de calculer l’expression
W = X + Y – Z. Le résultat doit être rangé à l’adresse FF03H tout en sachant
que X, Y et Z se trouvent à l’adresse FF00H, FF01H et FF02H respectivement.
Solution :
#ORG FF00H
#DB 0AH, 0BH, 06H
#ORG FF04H
#BEGIN FF04H
LXI H,FF00H
MOV A,M
INX H
ADD M
INX H
SUB M
STA FF03H
HLT
EXERCICE 6
Écrire un programme en assembleur 8085, qui permet de multiplier le contenu
de l’accumulateur par la valeur 5.
Solution :
# ORG 0000H
# BEGIN 0000H
MVI A,0AH
MOV B,A
ADD A ; ACC = A+A
ADD A ; ACC = (A+A) + (A+A)
ADD B ; ACC = (A+A) + (A+A)+ A => ACC X 5
HLT

EXERCICE 7
Écrire un programme en assembleur 8085, qui permet de multiplier le contenu
Solution :
# ORG 0000H
# BEGIN 0000H
MVI A,08H
ANA A ; clear carry
RAL
ANA A
RAL
HLT
EXERCICE 8
Écrire un programme en assembleur 8085, qui permet de diviser le contenu
Solution :
# ORG 0000H
# BEGIN 0000H
MVI A,20
ANA A
RAR
ANA A
RAR
ANA A
RAR
HLT

EXERCICE 9
Écrire un programme en assembleur 8085, qui permet de stocker à l’adresse
FF03H le plus grand de deux nombres X et Y se trouvant à l’adresse FF00H
et FF01 respectivement, et de stocker la valeur BBH à l’adresse FF02H. Si
X est égal à Y, le programme doit permettre stocker X ou Y à l’adresse
FF03H et la valeur EEH à l’adresse FF02H.
Solution :
# ORG FF00H
# DB 01H, 11H,10H
# ORG FF04H
# BEGIN FF04H
LXI H,FF00
MOV A,M
INX H
MOV C,M
CMP C
JZ EQUAL
JC GREATER
STA FF03
MVI A,BB
STA FF02
HLT
EQUAL:STA FF03
MVI A,EE
STA FF02
HLT
GREATER:MOV A,C
STA FF03
MVI A,BB
STA FF02
HLT

EXERCICE 10
Écrire un programme en assembleur 8085, qui permet de transférer 10 octets,
situés dans la zone mémoire délimitée par l’adresse de début, FFA0H, à la
zone mémoire délimitée par l’adresse de début FFB0H.
Solution :
# ORG FFA0
# DB A0H, A1H, A2H, A3H, A4H, A5H, A6H, A7H, A8H, A9H
# ORG 0000H
# BEGIN 0000H
MVI B,0A
LXI H,FFA0
LXI D,FFB0
LOOP: MOV A,M
STAX D
INX H
INX D
DCR B
JNZ LOOP
HLT

Solutions Travaux Diriges N 1 2 3 Sam Au 2021 2022

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Solutions Travaux Diriges N 1 2 3 Sam Au 2021 2022

Transféré par

Droits d'auteur :

Formats disponibles

Université Mohamed El Bachir El Ibrahimi - Bordj Bou Arréridj 2021/2022

Faculté des Sciences et de la Technologie

CLK 𝑄𝑄0 𝑄𝑄1 𝑄𝑄2 𝑄𝑄3

SOL. TD N°1/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 1/3

2) Huit impulsions d’horloge

SOL. TD N°1/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 2/3

SOL. TD N°1/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 3/3

2) Quelle est alors sa capacité en (a) Ko ; (b) Mo ; (c) Go ?

SOL. TD N°2/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 1/8

Solution : Voir figure ci-dessous.

SOL. TD N°2/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 2/8

2) Décrivez la procédure d’extension d’une mémoire ROM de 64k × 1 pour former

SOL. TD N°2/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 3/8

Le schéma de principe simplifié de la figure suivante illustre les

2) Utilisez des mémoires SRAM de 1M × 8 pour former une mémoire SRAM de

Solution : Voir figure suivante (Page 5).

SOL. TD N°2/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 4/8

Solution : Voir figure suivante (Page 6).

L’extension d’adressage est obtenue en connectant l’entrée de validation du

SOL. TD N°2/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 5/8

2) Quelles sont les échelles d’adresses de chaque mémoire RAM1 formant la

- RAM 1 : de 0 à 524 287 (0 à 219 − 1) ;

SOL. TD N°2/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 6/8

1) Donnez le nombre de mots et la largeur du bus d’adresse des deux types de

SOL. TD N°2/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 7/8

���� (Chip Select) des

Solution : Voir figure ci-dessous.

SOL. TD N°2/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 8/8

N° Instruction Mode d’adressage

SOL. TD N°3/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 1/7

N° Instruction Taille de l’instruction en Byte Code Hexa

SOL. TD N°3/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 2/7

N° Instruction Instruction Correction Commentaires

SOL. TD N°3/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 3/7

SOL. TD N°3/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 4/7

SOL. TD N°3/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 5/7

SOL. TD N°3/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 6/7

SOL. TD N°3/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 7/7

Vous aimerez peut-être aussi

�� (Chip Select) des