CHAPITRE II Logique Séquentielle

1. Definitions:
Un circuit combinatoire (Logique Combinatoire) est un circuit dont le sorties dependent
uniquement et directement de l’etat des entrées, c’est à dire que la sortie est en function juste des
entrées.

𝑆 = 𝑓(𝑒1 , 𝑒2 , 𝑒3 , … , 𝑒𝑛 )

E1 S1
E2 Circuit S2
Entrées E3 Combinatoire S3 Sorties
… …
En Sn

Par contre un circuit sequential est un un circuit don’t les sorties dependent non seulement de
l’etat des entrées, mais également de l’etat antérieur de certaines sorties, donc, le circuit mémorise
certains étas (il possède une function mémoire), et par consequent, le temps intervient dans la
definition des sorties.

E1 S1
E2 Circuit S2
Entrées E3 S3 Sorties
… Séquentiel …
En Sn

Mémoire

1
Département MI Université Annaba 2020/2021
CHAPITRE II Logique Séquentielle

Les circuits séquentiels sont classés en deux catégories ;

1. Circuit Séquentiel Asychrone: Les sorties changent d’état dès qu’il y a un changement des etats
des entrèes .
2. Circuit Séquentiel Synchrone: Les sorties changent d’etats après avoir eu une autorisation
d’un signal de synchronization appelé Horloge (H) ou Clock (CLK).
Dans ces circuits, les signaux périodiques de l’horloge servent à synchroniser tout les
changements d’etats.
Dans ce cas, le circuit sequential est dit: Circuit Séquentiel Synchrone, il possède des entrées
don’t les valeurs sont 0 et/ou 1, une autre entrée pour l’horloge H, et deux sorties
complémentaires ( Q 𝑒𝑡 𝑄̅ )

E0
Circuit 𝑸
H Séquentiel
Synchrone ഥ
𝑸
E1

Définition d’une Horloge:

C’est un composant passant régulirement et indéfiniment d’un niveau haut (H=1) à u niveau bas
(H=0), ceci par generation simultanée de signaux électriques.
- On peut assimiler une horologe donc à une variable logique qui passé successivement de 0 à1,
et de 1 à 0 de facon périodique.

- Une Horloge possède donc:

o Un niveau Haut où H=1.

o Un niveau Bas où H=0.

o Un Front Montant.

o Un front Descendant.
1
o Une période T, tel que la fréquence de l’horloge 𝐹 = 𝑇 ℎ𝑒𝑟𝑡𝑧

2
Département MI Université Annaba 2020/2021
CHAPITRE II Logique Séquentielle

1 1 1 1 1 1

0 0 0 0 0 0

T
Niveau Bas Niveau Haut Front Front
Montant Descendant

2. Comment sont montés les Circuits Séquentiels:

De la meme manière que les les portes logiques sont les briques des circuits combinatoires, les
Bascules sont les briques des circuits séquentiels.

 Définition d’une Bascule: C’est un circuit logique de memorisation permettant de

mémoriser une information élémentaire dont la longue rest 1 bit.

La Bascule est créée à partir de portes logiques, et en utilisant la notion de retour (en anglais:
feed-back), ce qui implique l’introduction de boucles dans le diagramme de circuits.

Avec une telle boucle, la sortie de la bascule depend également d’elle-meme, elle aura donc
(la bascule) une ou plusieurs entrées, et deux sorties complémentaires (𝑄 𝑒𝑡 ̅𝑄)
̅̅̅.

La sortie actuelle 𝑄𝑛+1 ( 𝑜𝑢 𝑄+ ) de la bascule est une fonction dont les variables sont les
entrées 𝐸𝑖 et la sortie précedente 𝑄𝑛 (𝑜𝑢 𝑄)

𝑄𝑛+1 = 𝑓(𝐸𝑖 , 𝑄𝑛 )

Exemple ; Bascule simple à base de portes NOR (NON OU):

A 𝑸

B ഥ
𝑸

3
Département MI Université Annaba 2020/2021
CHAPITRE II Logique Séquentielle

 𝑆𝑖 𝑄 = 1 ⟹ 𝐵 = 1 ⇒ 𝑄̅ = 0 ⇒ 𝐴 = 0 ⇒ 𝑄+ = 1

 𝑆𝑖 𝑄 = 0 ⟹ 𝐵 = 0 ⇒ 𝑄̅ = 1 ⇒ 𝐴 = 1 ⇒ 𝑄+ = 0

On distingue 04 types de bascules, à savoir, RS, D, JK, et la bascule T.

3. La Bascule RS (Reset, Set)

R Bascule 𝑄
Cest une bascule à deux entrées, R et S où:
S RS 𝑄̅
- R: Reset: Remise à 0 de la sortie (Arret).

- S: Set : Mise à 1 de la sortie (Marche).

3.1 Fonctionnement de la bascule RS

- Si les deux entrées R et S sont inactives (R=S=0), alors 𝑸+ = 𝑸, ce qui veut dire que la sortie
actuelle vaut la précédente sortie, donc on est dans un cas de memorisation.

- Si S est active seule (S=1) et R est inactive (R=0), donc dans ce cas, on veut une mise à 1 (on
veut que le système Marche), alors 𝑸+ = 𝟏

- Si R est active seule (R=1) et S est inactive (S=0), donc dans ce cas, on veut une remise à 0
(on veut que le système s’Arrete), alors 𝑸+ = 𝟎

- Si R et S sont actives tout les deux, alors on est dans un cas indeterminé (interdit, inherent),
car on veut à la fois que le systéme s’arrete et marche :

𝑅 = 1 ⇒ 𝑄+ = 0
Contradiction !
𝑆 = 1 ⇒ 𝑄+ = 1

4
Département MI Université Annaba 2020/2021
CHAPITRE II Logique Séquentielle

3.2 Logigramme de la bascule RS

On peut monter le logigramme de la bascule RS soit avec des portes NOR (NON OU), ou des
portes NAND (NON ET), ou bien encore avec les deux à la fois, l’important c’est le respect du
mode de fonctionnement de cette bascule.

 Logigramme bascule RS avec les portes NOR:

R
𝑸

ഥ
𝑸
S

On va construire pas à pas la table de vérité de la bascule RS en se reférant au logigramme ci-

dessus.
R S 𝑄+ 𝑄̅+
0 0
0 1
1 0
1 1
1. Si R=S=0, alors 𝑄+ = ̅̅̅̅̅̅̅̅
𝑅 + 𝑄̅ = ̅̅̅̅̅̅̅
0 + 𝑄̅ = 𝑄̿ = 𝑄.

𝑄̅+ = ̅̅̅̅̅̅̅
𝑆 + 𝑄 = ̅̅̅̅̅̅̅
0 + 𝑄 = 𝑄̅

On déduit alors du moment que : 𝑄+ = 𝑄, et 𝑄̅+ = 𝑄̅ , qu’on est dans un cas de memorisation
de l’etat precedent.
R S 𝑄+ 𝑄̅+ Mode de fonctionnement
0 0 𝑄 𝑄̅ Mémorisation de l’état précédent
0 1
1 0
1 1

5
Département MI Université Annaba 2020/2021
CHAPITRE II Logique Séquentielle

2. Si R=0 et S=1, ( mise à 1, normalement on devrait trouver 𝑄+ = 1 𝑒𝑡 𝑄̅+ = 0

alors 𝑆 = 1 ⇒ 𝑄̅+ = ̅̅̅̅̅̅̅

1 + 𝑄 = 1̅ = 0.

𝑅 = 0 ⇒ 𝑄+ = ̅̅̅̅̅̅̅̅
𝑅 + 𝑄̅ = ̅̅̅̅̅̅̅
0 + 0 = 0̅ = 1.

R S 𝑄+ 𝑄̅+ Mode de fonctionnement

0 0 𝑄 𝑄̅ Mémorisation de l’état précédent
0 1 1 0 Mise à 1 : Marche
1 0
1 1

3. Si R=1 et S=0, (remise à 0, normalement on devrait trouver 𝑄+ = 0 𝑒𝑡 𝑄̅+ = 1 )

alors ̅̅̅̅̅̅̅̅
𝑅 = 1 ⇒ 𝑄+ = 𝑅 + 𝑄̅ = ̅̅̅̅̅̅̅
1 + 𝑄̅ = 1̅ = 0.

𝑆 = 0 ⇒ 𝑄̅+ = ̅̅̅̅̅̅̅
0 + 𝑄 = ̅̅̅̅̅̅̅
0+0 = 1

R S 𝑄+ 𝑄̅+ Mode de fonctionnement

0 0 𝑄 𝑄̅ Mémorisation de l’état précédent
0 1 1 0 Mise à 1 : Marche
1 0 0 1 Remise à 0 : Arret
1 1

4. Si R=1 et S=1,

alors ̅̅̅̅̅̅̅̅
𝑅 = 1 ⇒ 𝑄+ = 𝑅 + 𝑄̅ = ̅̅̅̅̅̅̅
1 + 𝑄̅ = 1̅ = 0.
⇒ 𝑄+ = 𝑄̅+ = 0 ⇒ 𝑐𝑜𝑛𝑡𝑟𝑎𝑑𝑖𝑐𝑡𝑖𝑜𝑛
𝑆 = 1 ⇒ 𝑄̅+ = ̅̅̅̅̅̅̅
𝑆 + 𝑄 = ̅̅̅̅̅̅̅
1 + 𝑄 = 1̅ = 0.

R S 𝑄+ 𝑄̅+ Mode de fonctionnement

0 0 𝑄 𝑄̅ Mémorisation de l’état précédent
0 1 1 0 Mise à 1 : Marche
1 0 0 1 Remise à 0 : Arret
1 1 - - Interdit

6
Département MI Université Annaba 2020/2021
CHAPITRE II Logique Séquentielle

Remarque: On peut monter le logigramme de la bascule RS avec des portes NAND, ou bien avec
des portes AND et NOR.

 Bascule RS avec les portes NAND

S 𝑸

ഥ
𝑸
R

Questions:
- Qu’est que vous remarquez concernant les deux variables d’entrée R et S dans ce logigramme.
- Dresser la table de vérité de cette bascule, en donnant le detail des transition de chaque
combinaison.

 Bascule RS avec les portes AND et NOR

R 𝑸

ഥ
𝑸
S

Question:
- Dresser la table de vérité de cette bascule, en donnant le detail des transition de chaque
combinaison.

Notez que la bascule RS qu’on vient de voir est Asynchrone, voyons le fonctionnement
de la version Synchrone de celle-ci.

7
Département MI Université Annaba 2020/2021
 CHAPITRE II Logique Séquentielle

3.2 La bascule RS Synchrone:

On sait maintenant qu’une bascule est synchrone lorsque ses sorties ne changent d’etats que
si un signal supplémentaire est appliqué en entrée, ce signal n’est autre que l’entrée de l’horloge (
ou bien l’horloge elle-meme), où la variable logique H de l’horloge prendra les valeurs 0 ou 1.

R Bascule
RS 𝑸
H Synchrone
RSH ഥ
𝑸
S

- On peut synchroniser sur un niveau haut : H=1.

- On peut synchroniser sur un niveau bas : H=0.

La bascule RS synchronisée par un signal d’horloge H (niveau haut ou bas) souffrira toujours de
l’etat interdit.

3.2.1 Bacule RSH en niveau haut : H=1

- Lorsque H=0, la bascule RSH est en état de memorization quelque soient les valeurs de R et S.

- Lorsque H=1, la bascule RSH fonctionne comme une bascule RS asynchrone (simple).

3.2.2 Logigramme de la bascule RSH en niveau haut

R
𝑸

ഥ
𝑸
S

8
Département MI Université Annaba 2020/2021
 CHAPITRE II Logique Séquentielle

Dressons la table de vérité de la bascule RSH en niveau Haut (H=1)

*Selon le logigramme ci-dessus:
𝑆𝑖 𝐻 = 0 ⇒ 𝑅 ∗ 𝐻 = 𝑅 ∗ 0 = 0
⇒ 𝑅 = 𝑆 = 0 ⇒ 𝑀é𝑚𝑜𝑟𝑖𝑠𝑎𝑡𝑖𝑜𝑛
𝑆𝑖 𝐻 = 0 ⇒ 𝑆 ∗ 𝐻 = 𝑆 ∗ 0 = 0

H R S 𝑄+ 𝑄̅+ Mode de fonctionnement

0 X X 𝑄 𝑄̅ Mémorisation de l’état précédent
1 0 0
1 0 1
1 1 0
1 1 1

𝑆𝑖 𝐻 = 1 ⇒ 𝑅 ∗ 𝐻 = 𝑅 ∗ 1 = 𝑅
⇒ 𝑙𝑒𝑠 𝑑𝑒𝑢𝑥 𝑣𝑎𝑟𝑖𝑎𝑏𝑙𝑒𝑠 𝑅 𝑒𝑡 𝑆 𝑔𝑎𝑟𝑑𝑒𝑟𝑜𝑛𝑡 𝑙𝑒𝑢𝑟𝑠 𝑣𝑎𝑙𝑒𝑢𝑟𝑠
⇒ 𝐵𝑎𝑠𝑐𝑢𝑙𝑒 𝑅𝑆 𝑠𝑖𝑚𝑝𝑙𝑒 (𝑎𝑠𝑦𝑛𝑐ℎ𝑟𝑜𝑛𝑒)
𝑆𝑖 𝐻 = 1 ⇒ 𝑆 ∗ 𝐻 = 𝑆 ∗ 1 = 𝑆

Donc, la table de vérité sera comme suit:

H R S 𝑄+ 𝑄̅+ Mode de fonctionnement
0 X X 𝑄 𝑄̅ Mémorisation de l’état précédent
1 0 0 𝑄 𝑄̅ Mémorisation de l’état précédent
1 0 1 1 0 Mise à 1 : Marche Bascule RS simple (asynchrone)
1 1 0 0 1 Remise à 0 : Arret
1 1 1 - - Interdit

3.2.3 Bacule RSH en niveau bas : H=0

- Lorsque H=1, la bascule RSH est en état de memorization quelque soient les valeurs de R et S.

- Lorsque H=0, la bascule RSH fonctionne comme une bascule RS asynchrone (simple).

** On Remarque clairement que la bascule RSH niveau bas travaille de facon inverse par rapport
à la bascule RSH niveau haut, donc, il suffit d’inverser la valeur de H.

9
Département MI Université Annaba 2020/2021
 CHAPITRE II Logique Séquentielle

3.2.4 Logigramme de la bascule RSH en niveau haut

R
𝑸

ഥ
𝑸
S

Il est facile de dresser alors la table de vérité de la bascule RSH en niveau bas (H=0)
*Selon le logigramme ci-dessus:
ഥ = 𝑅∗0 =0
𝑆𝑖 𝐻 = 1 ⇒ 𝑅 ∗ 𝐻
⇒ 𝑅 = 𝑆 = 0 ⇒ 𝑀é𝑚𝑜𝑟𝑖𝑠𝑎𝑡𝑖𝑜𝑛
ഥ=𝑆∗0 =0
𝑆𝑖 𝐻 = 1 ⇒ 𝑆 ∗ 𝐻

H R S 𝑄+ 𝑄̅+ Mode de fonctionnement

1 X X 𝑄 𝑄̅ Mémorisation de l’état précédent
0 0 0
0 0 1
0 1 0
0 1 1

ഥ =𝑅∗1= 𝑅
𝑆𝑖 𝐻 = 0 ⇒ 𝑅 ∗ 𝐻
⇒ 𝑙𝑒𝑠 𝑑𝑒𝑢𝑥 𝑣𝑎𝑟𝑖𝑎𝑏𝑙𝑒𝑠 𝑅 𝑒𝑡 𝑆 𝑔𝑎𝑟𝑑𝑒𝑟𝑜𝑛𝑡 𝑙𝑒𝑢𝑟𝑠 𝑣𝑎𝑙𝑒𝑢𝑟𝑠
⇒ 𝐵𝑎𝑠𝑐𝑢𝑙𝑒 𝑅𝑆 𝑠𝑖𝑚𝑝𝑙𝑒 (𝑎𝑠𝑦𝑛𝑐ℎ𝑟𝑜𝑛𝑒)
ഥ =𝑆∗1 =𝑆
𝑆𝑖 𝐻 = 0 ⇒ 𝑆 ∗ 𝐻

Donc, la table de vérité sera comme suit:

H R S 𝑄+ 𝑄̅+ Mode de fonctionnement
1 X X 𝑄 𝑄̅ Mémorisation de l’état précédent
0 0 0 𝑄 𝑄̅ Mémorisation de l’état précédent
0 0 1 1 0 Mise à 1 : Marche Bascule RS simple (asynchrone)
0 1 0 0 1 Remise à 0 : Arret
0 1 1 - - Interdit

10
Département MI Université Annaba 2020/2021
 CHAPITRE II Logique Séquentielle

4. La Bascule D (Data)

- La bascule D est derivée de la bascule RS, elle a été concue sur le meme principe de la bascule
RSH, en ne considérant que les deux combinaisons (R, S)= (0, 1) et (1, 0).

- Par consequent, la bascule D ne traite pas les deux autres cas, à savoir:

o (0, 0), donc elle élimine la memorization.

o (1, 1), elle élimine également le cas interdit de la bascule RS

- On peut alors constater que la bascule D est obtenue en rajouant un inverseur entre les deux
entrées Ret S de la bascule RS

R 𝑄 D 𝑸
R Bascule 𝑄 Bascule
RS
S RS 𝑄̅ D
S 𝑄̅ ഥ
𝑸

- Il existe deux types de bascule D, selon le mode de synchronization:

o Bascule D active sur le niveau (D-Latch).
o Bascule D active sur le front .
- Du fait que la bascule D est derive de la bascule RS, sa table de vérité en est de meme.

Bascule RS Bascule D
R S 𝑄+ 𝑄̅+ Mode de fonctionnement R S 𝑄+ 𝑄̅+ Mode de fonctionnement
0 0 𝑄 𝑄̅ Mémorisation de l’état précédent 0 0 Non supporté par la bascule
0 1 1 0 Mise à 1 : Marche 0 1 1 0 Mise à 1 : Marche
1 0 0 1 Remise à 0 : Arret 1 0 0 1 Remise à 0 : Arret
1 1 - - Interdit 1 1 Non supporté par la bascule

Donc, on peut facilement déduire la table de vérité, ainsi que le logigramme de la bascule D
D 𝑄+ 𝑄̅+ Mode de fonctionnement D 𝑄+ 𝑄̅+ Mode de fonctionnement
0 0 1 Mise à 1 : Marche ⇔ 0 D ഥ
𝐷 Mise à 1 : Marche
1 1 0 Remise à 0 : Arret 1 D ഥ
𝐷 Remise à 0 : Arret

11
Département MI Université Annaba 2020/2021
CHAPITRE II Logique Séquentielle

 Logigramme de la bascule D avec des portes NOR

R= D
𝑸

S ഥ
𝑸

4.1 Bascule D-Latch: Cette bascule fonctionne sur le niveau haut (H=1), c’est la derive de la
bascule RSH, elle possède donc une autre entrée horologe H, sa table de vérité peut etre
interpretée comme suit:
• 𝑆𝑖 𝐻 = 0 ⇒ 𝑚é𝑚𝑜𝑟𝑖𝑠𝑎𝑡𝑖𝑜𝑛 ⇒ 𝑄+ = 𝑄
• 𝑆𝑖 𝐻 = 1 ⇒ 𝑄+ = 𝐷
H D 𝑄+ 𝑄̅+ Mode de fonctionnement
0 X 𝑄 𝑄̅ Mémorisation
1 0 0 1 Mise à 1 : Marche
1 1 1 0 Remise à 0 : Arret

 Logigramme de la bascule D-Latche avec des portes NOR

D
𝑸

ഥ
𝑸

𝐷 ∗ 0 = 0 ⇒ 𝑄+ = ̅̅̅̅̅̅̅
0 + 𝑄̅ = 𝑄̅ = 𝑄
𝑆𝑖 𝐻 = 0 ⇒ ⇒ 𝑀é𝑚𝑜𝑟𝑖𝑠𝑎𝑡𝑖𝑜𝑛
ഥ ∗ 0 = 0 ⇒ 𝑄̅+ = ̅̅̅̅̅̅̅
𝐷 0 + 𝑄 = 𝑄̅

12
Département MI Université Annaba 2020/2021
CHAPITRE II Logique Séquentielle

𝐷 ∗ 1 = 𝐷 ⇒ 𝑄+ = ̅̅̅̅̅̅̅̅
𝐷 + 𝑄̅ = ̅̅̅̅̅̅̅
1 + 𝑄̅ = 1̅ = 0 ( 𝑆𝑖 𝐷 = 1)
𝑆𝑖 𝐻 = 1 ⇒
𝐷 ഥ ⇒ 𝑄̅+ = ̅̅̅̅̅̅̅̅
ഥ∗1 =𝐷 ഥ + 𝑄 = ̅̅̅̅̅̅̅
𝐷 0 + 0 = 0̅ = 1 (𝑆𝑖 𝐷 = 1 ⇒ 𝐷
ഥ = 0)

13
Département MI Université Annaba 2020/2021