Chapitre V : Les circuits séquentiels Systèmes Numériques

Chapitre V : Les circuits séquentiels

I – Introduction

Les circuits combinatoires ont été définis comme des systèmes dont les sorties ne
dépendent pas du temps mais seulement des variables appliquées aux entrées. Une
combinaison d’entrées donne toujours la même sortie indépendamment du temps.
Les circuits séquentiels sont des circuits dont les valeurs de sorties dépendent des
valeurs en entrée mais également des valeurs antérieures des sorties (valeurs calculées
précédemment) et de l'état dans lequel on se trouve.
Les circuits séquentiels ont de la mémoire qui sauvegarde les états du circuit. Ce
dispositif mémorise l’état présent jusqu’à ce qu’il devienne état suivant. En d’autre terme
l’état suivant du circuit dépend de l’état courant (présent) et des entrées du circuit.

Entrées Sorties

Etat présent Etat suivant

Un circuit séquentiel est modélisé par:

1. k états finis Q0, Q1, … Qk (Q0 = état de départ)
2. n signaux d’entrée (évènements) E1, E2, … En
3. m signaux de sorties S1, S2, … Sm
4. Conditions de transitions (calcul de l’état suivant en fonction de l’état présent et
des entrées du circuit)
5. Conditions des sorties (calcul des valeurs des sorties)

© Signal d ’Horloge

Les systèmes numériques peuvent fonctionner de façon synchrone ou asynchrone :

 Dans les systèmes asynchrones : la sortie des circuits logiques peut changer d’état
à tout moment quand une ou plusieurs entrées changent. Un système asynchrone est difficile à
concevoir et à dépanner.
 Par contre dans un système synchrone le moment exact où la sortie change d’état
est commandé par un signal, appelé signal d’horloge CLK. Ce signal est généralement un
train d’impulsions rectangulaires ou carrées. La sortie change d’état seulement quand le signal
d’horloge effectue une transition. Quand le signal d’horloge passe de 0 à 1 on parle du front
montant (transition positive) ; quand il passe de 1 à 0 on parle du front descendant
(transition négative).
Pratiquement on utilise le circuit intégré N555 pour réaliser le signal d’horloge :

Filière SMP-S6 1 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

11 1 Borne1
t1 = (RA + RB).C. ln2 = 0,7(RA + RB).C (masse)
t2 = RB.C. ln2 = 0,7RB.C

T = t1 + t2 = C.( RA + 2.RB).Ln2
S
T est indépendant de la tension
d'alimentation A

Signal d’horloge agissant sur front montant Signal d’horloge agissant sur front descendant

CLK
CLK

CLK CLK

Symbole du front montant Symbole du front descendant

II – Les systèmes séquentiels élémentaires: Les bascules (Flip-Flop)

Une bascule (flip-flop) a pour rôle de mémoriser une information élémentaire. C’est
une mémoire à 1 bit. Elle possède deux états complémentaires Q et Q

II -1 Bascule RS :
II - 1-1 Bascule RS Asynchrone :

Le circuit possède deux entrées R et S et deux sortie Q et Q inverse l’une de l’autre

Les entrées R et S servent respectivement à mettre le bistable dans l’état 0 (R : Reset ou mise
à zéro de la sortie Q) ou dans l’état 1 (S : Set ou mise à 1 de la sortie Q).

Filière SMP-S6 2 Prof : L.NKHAILI

 Chapitre V : Les circuits séquentiels Systèmes Numériques

Logigramme avec portes NAND :

La table de vérité d’une telle bascule est la suivante :

La configuration S = R = 1 est à éviter parce qu'elle conduit à l’égalité entre les

deux sorties

Exemple de chronogramme :

Remise à 1

Remise à 0 Mémorisation de l’état 0

II -1-2 Bascule RS Synchrone (RSH):

Si H=0, cela est équivalent à avoir R=S=0. On est donc dans l’état de mémorisation, et
ceci quels que soient les états de R et de S.
Par contre, si H=1, le fonctionnement revient à celui de la bascule RS à portes NON-ET,
étudié précédemment.
L’entrée H permet donc de bloquer ou non le fonctionnement de la bascule RS. Il est
utilisé comme signal de synchronisation. En général, il est périodique ; on l’appelle signal
d’horloge. Il permet de n’autoriser les changements de la sortie qu’à des instants biens précis.

Filière SMP-S6 3 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

On peut donc synchroniser le fonctionnement de cette bascule sur d’autres circuits.

Ici, cette synchronisation s’effectue sur un niveau.
La bascule RS synchrone permet de résoudre le premier inconvénient de la bascule SR
asynchrone. Les ordres Set et Reset ne changent l’état de la sortie qu’après l’autorisation d’un
signal de commande H (Horloge) :

© La table de vérité

© Fonctionnement :
 Signal d’horloge actif, la bascule RS en fonctionnement normal
 Absence de signal actif d’horloge, la bascule RS mémorise l’état précédent.

Corrigé

Filière SMP-S6 4 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

II –2 Bascule D :
La bascule D est dérivée de la bascule RS en ajoutant un inverseur entre Set et Reset pour
n'avoir plus qu'une seule entrée, d’où elle ne traite pas les cas (0,0) et (1,1), d’où elle élimine
le deuxième cas de mémorisation et le cas interdit de la bascule RSH.
Avec un tel montage, il n'y a plus de combinaisons d'entrées invalides (S=R=1) :

Il existe 2 types de bascules D selon le mode de synchronisation :

 la bascule D active sur niveau (La bascule D à verrouillage) ;
 la bascule D active sur front (La bascule D synchrone).

II –2-1 Bascule D à verrouillage:

La bascule recopie l’entrée D en sortie Q quand l’horloge est active, c’est à dire sur
niveau haut. Quand l’horloge est inactive, la bascule garde l’état précédent : Qn= Qn-1.

La table de vérité d’une telle bascule est la suivante :

Fonctionnement :
 signal H actif, la sortie recopie l’entrée D, Fonction Ecriture ;
 Signal H inactif, Fonction Mémoire.

Filière SMP-S6 5 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

II –2-2 Bascule D synchrone:

Pour cette bascule l'information doit être stable juste avant l'arrivée du front montant (ou
descendant) de l'horloge. Quand il y a un front actif la sortie recopie l’entrée sinon la sortie
garde son état précédent.

II –3 Bascule JK :

C’est une bascule synchrone (généralement en front d’horloge), offrant les fonctions :
mémorisation, mise à 0, mise à 1 (les 3 fonctions de la bascule D), et assurant en plus la
fonction basculement (inversement des sorties).
La bascule JK est la bascule la plus complète, offrant tous les modes de fonctionnement que
l’on peut demander à une bascule et, qui permet en plus de lever l’ambiguïté qui existe pour
l’état S=R=1 d’une bascule RS.

Filière SMP-S6 6 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

Symbole et table de vérité :

Equation d’une bascule JK

Qn = J. Q n 1 + K . Qn 1

Pour la démontrer on doit établir la table de vérité de la bascule JK détaillée comme suit :

J K Qn-1 Qn Commentaire
0 0 0 0
Inchangé (maintien)
0 0 1 1
0 1 0 0
mise à 0
0 1 1 0
1 0 0 1
mise à 1
1 0 1 1
1 1 0 1 Basculement
1 1 1 0 (état opposé)

Filière SMP-S6 7 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

En simplifiant la fonction Qn à l’aide du tableau de Karnaugh on trouve :

Qn = J. Q n 1 + K . Qn 1

Remaque :
Si on ultilise la bascule JK avec J=K=1 ,on obtient l’une des principales applications de cette
bascule à savoir le diviseur de fréquence par 2 .

Fonctionnement forcé des bascules :

Il est parfois nécessaire de forcer le niveau de sortie d’une bascule de manière asynchrone
c'est-à-dire indépendamment de l’horloge. C’est le rôle des entrées de forçage asynchrone
Preset (Pr) et Clear (Clr) qui permettent d’initialiser la bascule :

Filière SMP-S6 8 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

III-Compteurs

Introduction
Un compteur est un ensemble de n bascules interconnectées par des portes logiques.
Ils peuvent décrire, au rythme d’un signal de commande appelé horloge, une suite d'états
binaires. Il ne peut y avoir au maximum que 2n combinaisons et le nombre total N des
combinaisons successives est appelé le modulo du compteur. Les compteurs binaires peuvent
être classés en deux catégories : Les compteurs asynchrones et Les compteurs synchrones

 Structure synchrone : toutes les bascules commutent en même temps à l’arrivée d’un
front déterminé du signal d’horloge. Le circuit combinatoire calcule les fonctions
agissant sur les entrées synchrones des bascules associées.

Circuit combinatoire

D Q D Q D Q

CLK CLK CLK

H :Signal
d’horloge

 Structure asynchrone : le signal d’horloge est appliquée à l’entrée horloge du premier

étage, les autres entrées d’horloge recoivent des fonctions provenant de l’état des
étages du compteur. Les étages ne basculent plus en synchronisme à l’arrivée du signal
d’horloge mais après les transitions des étages qui les commandes.

Circuit combinatoire

D Q D Q D Q
Signal
CLK CLK CLK
d’horloge

En général le signal d’horloge déclenche la première bascule. La sortie de cette

dernière servira comme horloge pour la deuxième bascule et ainsi de suite.

III– 1- Compteurs asynchrones

a- Compteur asynchrone Modulo-2N

Appelé aussi diviseur de fréquence par N. Avec N bascules JK (J=K=1) on peut

réaliser un compteur modulo 2N : la sortie de la bascule déclenchée par le front descendant de
l’horloge externe représente le bit le moins significatif. Chaque bascule est déclenchée par le
front descendant de la sortie de la bascule précédente.

Filière SMP-S6 9 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

Exemple : Compteur asynchrone module 8

Le compteur modulo 8 permet de compter de 0 = (000) 2 à 7 = (111) 2

Chronogrammes et table de vérité :

2 3
1
4
0
5
7 6

b- Compteur asynchrone modulo-p < 2N. (diviseur de fréquence par p)

Exemple : Compteur asynchrone modulo 10
On cherche d’abord la puissance de 2 immédiatement supérieure à N. (23 < N=10 < 24)
L’exposant de cette puissance de 2 donnes le nombre de bascules JK à monter en cascade, 4
pour notre cas.
On détecte ensuite l’état N qui remettra le compteur à 0 et qui est pour notre compteur 10 =
(1010)2.
On relie les sorties Q = 1 (Q1 et Q3) pour N aux entrées d’une porte NAND dont la sortie
commandera l’entrée CLR de chaque bascule.

Filière SMP-S6 10 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

Le cycle est incomplet et on a des états transitoires.

c- Décompteur asynchrone

Pour réaliser un décompteur modulo 2N, il suffit de déclencher chaque bascule par le front
descendant de la sortie complémentaire Q de la bascule précédente. Le front descendant de
l’horloge externe déclenche la bascule qui représente le bit le moins significatif.

Exemple : décompteur modulo 8

Le circuit suivant représente un décompteur complet modulo 8

1 1 1
C J B J A J
CLK CLK CLK

C K B K A K Impulsion d’horloge

Filière SMP-S6 11 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

Remarque
On peut réaliser des décompteurs incomplets en utilisant les bornes de forçage à 0 et à 1

III- 2- Compteurs synchrones (parallèles)

L’inconvénient majeur des compteurs asynchrones (dits aussi à propagation)

est lié aux retards de propagation des bascules montés en cascade puisque celles-ci ne
changent pas d’état simultanément avec les impulsions d’entrée. L’exemple suivant
illustre une telle situation ( J=K=1).

QB QA

B J A J
CLK CLK
Etat 00 temporaire Etat 10
K K temporaire

Dans le cas d’un compteur synchrone, le retard de propagation total que l’on doit considérer
est le retard d’une seule bascule plus les retards de passage des niveaux (portes). On peut
donc, avec un tel compteur, utiliser des fréquences d’entrée beaucoup plus élevées qu’avec
les compteurs à propagation. Mais le compteur parallèle nécessite un plus grand nombre
d’éléments logiques et d’interconnexions.

Synthèse des compteurs synchrones

Table des transitions des bascules

Par exemple, pour obtenir la transition 0→1 d’une sortie Q, il faut avoir
- J=1 et K=1 qui inverse l’état de la bascule, ou
- J=1 et K=0 qui force la sortie de la bascule à 1.
Dans les 2 cas, il faut J=1, quel que soit l’état de l’entrée K. Pour cette transition, on doit
donc mettre l’entrée J à 1, l’état de K étant indifférent. De la même manière, on détermine la
table de transition complète :

Filière SMP-S6 12 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

Qn Qn+1 J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0

Cette table montre les valeurs qu’on doit affecter à l’entrée de la bascule pour évoluer d’un
état présent à un état futur désiré.

Etat présent Etat futur Bascule JK Bascule D

Qn Qn+1 J K D
0 0 0 X 0
0 1 1 X 1
1 0 X 1 0
1 1 X 0 1

Méthode de synthèse

La synthèse est basée sur la table de vérité décrivant les états successifs du compteur
et de la table des transitions des bascules qui le constituent :
 Etape 1 : définir le nombre de bascule nécessaire à la réalisation du compteur
sachant que pour afficher N bit il faut N bascules.
 Etape 2 : écrire la table des séquences successives des sorties des bascules
constituant le compteur.
 Etape 3 : déterminer les entrées des bascules, en utilisant la table des transitions,
pour réaliser les séquences désirées et établir la table de vérité définissant les
entrées des bascules en fonction des sorties du compteur.
 Etape 4 : déterminer les équations d’excitation des entrées des bascules après
simplification à l’aide du tableau de Karnaugh (Si nécessaire)
 Etape 5 : réaliser le schéma du compteur
 Etape 6 : déterminer les états transitoires si la taille maximale du compteur n’est
pas utilisée.

Exemples

 synthèse d’un compteur synchrone modulo-5 à l’aide de bascules JK

 Il faut utiliser 3 bascules A, B et C.
 Table de vérité :
Le calcul des entrées se fait en considérant la séquence présente (exemple 000)
à l’instant t et la séquence suivante (001) à l’instant t+1 et en utilisant la table des
transitions.

Filière SMP-S6 13 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

Etat présent Etat futur

Valeur
JC KC JB KB JA KA
QC QB QA QC+ QB + QA+
0 0 0 0 0 0 1 0 X 0 X 1 X
1 0 0 1 0 1 0 0 X 1 X X 1
2 0 1 0 0 1 1 0 X X 0 1 X
3 0 1 1 1 0 0 1 X X 1 X 1
4 1 0 0 0 0 0 X 1 0 X 0 X

Equations d’excitation

On détermine les entrées JC , KC , JB , KB , JA et KA , en fonction des sorties QC, QB et QA

à l’instant t. On choisit X = 0 ou X = 1 afin d’obtenir une structure minimale.

D’après cette table, on peut choisir les relations suivantes :

 KA = 1 et JA = QC
 JB = KB = QA
 On peut prendre KC = QC, et on utilise le tableau de Karnaugh pour
déterminer l’expression JC:

Jc
QBQA 00 01 11 10
QC
0 0 0 1 0
1 X X X X

JC = QA QB

D’où le schéma du compteur synchrone modulo-5 à l’aide de bascules JK

Filière SMP-S6 14 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

Détermination des états transitoires

A partir de l’état à l’instant t on calcule (équations d’excitation) les entrées des

différentes bascules et on en déduit la sortie du compteur à l’instant t+1.

Etat présent Entrées des bascules Etat futur

+
QC QB QA JC KC JB KB JA KA QC QB+ QA+
5 1 0 1 0 1 1 1 0 1 0 1 0 2
6 1 1 0 0 1 0 0 0 1 0 1 0 2
7 1 1 1 1 1 1 1 0 1 0 0 0 0

7
0 1
6

4
2 5

 synthèse d’un compteur synchrone modulo-5 à l’aide de bascules D

 Il faut 3 bascules
 Table de vérité :
Le calcul des entrées se fait en considérant la séquence présente à l’instant t et
la séquence suivante à l’instant t+1 et en utilisant la table des transitions.

Etat présent Etat futur

Valeur

DC DB DA
QC QB QA QC+ QB+ QA+
0 0 0 0 0 0 1 0 0 1
1 0 0 1 0 1 0 0 1 0
2 0 1 0 0 1 1 0 1 1
3 0 1 1 1 0 0 1 0 0
4 1 0 0 0 0 0 0 0 0

Equations d’excitation

En utilisant le tableau de Karnaugh on trouve :

DA = Q A . Q C
DB  QA  QB A démontrer
DC = QAQB

D’où le schéma du compteur synchrone modulo-5 à l’aide de bascules D

Filière SMP-S6 15 Prof : L.NKHAILI

Chapitre V : Les circuits séquentiels Systèmes Numériques

Détermination des états transitoires :

A partir de l’état à l’instant t on calcule (équations d’excitation) les entrées des

différentes bascules et on en déduit la sortie du compteur à l’instant t+1.

Etat présent Entrées des bascules Etat futur

QC QB QA DC DB DA QC+ QB+ QA+
5 1 0 1 0 1 0 0 1 0 2
6 1 1 0 0 1 0 0 1 0 2
7 1 1 1 1 0 0 1 0 0 4

0 1 6

7 4
2 5
3

Filière SMP-S6 16 Prof : L.NKHAILI