Chapitre 2 Circuits séquentiels

Chapitre 2

Circuits séquentiels

1. Introduction :
On a vu que dans un système combinatoire les sorties dépendent uniquement
des entrées, pour les mêmes entrées on a toujours les mêmes sorties. Dans un
système séquentiel, les sorties dépendent non seulement des entrées mais
aussi des sorties précédentes (le système mémorise les sorties précédentes),
donc pour les mêmes entrées on n’a pas toujours les mêmes sorties.
Tout circuit séquentiel est constitué d’un circuit combinatoire couplé à une
mémoire comme indiqué par la figure suivante :

Dans la table de vérité on trouve, en plus des entrées, les sorties à l’état
précédent.
Qn+1 = f(Entrées,Qn)

On distingue deux types de systèmes logiques séquentiels :

1. Les circuits séquentiels asynchrones, dans lesquels les sorties
évoluent dès qu’il y a un changement sur l’une des entrées ;
2. Les circuits séquentiels synchrones, dans lesquels les sorties ne peuvent
évoluer que si un signal d’horloge est actif.
Les bascules sont les circuits logiques de base de la logique séquentielle, elles
possèdent deux sorties complémentaires Q et Q. On note Qn+1 la sortieà l’état
actuel et Qn la sortie à l’état précédent (mémorisée). Il existe des bascules
asynchrones (sans horloge) et des bascules synchrones(avec horloge).

2. Bascules asynchrones :
1
Chapitre 2 Circuits séquentiels
2.1. Bascule RS :
Une bascule RS comporte deux entrées : Une entrée R (Reset) de mise à
zéro et une entrée S (Set) de mise à un. Schématisée sous la forme suivante

Sa table de vérité est la suivante:

Son fonctionnement se résume ainsi :

Avec Q_ : l’état de la bascule à l’instant t, Q+ :le nouveau état de la bascule à

l’instant t+1.

A partir de la table de Karnaugh correspondant, on obtient les expressions des

deux sorties :
+

En utilisant uniquement l’opérateur NAND :

sachant que S =
on aura les équations des deux sorties :

Le logigramme de la bascule RS à l’aide des portes NAND est comme suit :

2
Chapitre 2 Circuits séquentiels

2.2. Bascule JK :

La bascule JK vient prendre en charge le cas indéterminé de la bascule

RS (R=S=1), son fonctionnement est défini par la table suivante:

Sa table de vérité est alors :

L’équation logique simplifiée par le tableau de Karnaugh en prenant les

1:

Qn+1 = G1 + G2 = J · Qn + K · Qn

Si on prend les 0, on aura :

3
 Chapitre 2 Circuits séquentiels

En utilisant seulement les portes NAND : Le logigramme de la bascule JK

2.3. Bascule D :
La bascule D est réalisée à partir d'une bascule R S ou J K dont les
entrées sont reliées par un inverseur. Ceci impose donc que les entrées
prennent des états complémentaires. Elle est équipée d'une entrée D, et
deux sorties Q et Q.
C'est une bascule qui permet d'enregistrer un bit d'information, elle
fonctionne (mémorise l'information qui est située au niveau de l'entrée D)
Son principe de fonctionnement est donné par les tables suivantes :

Le logigmme correspondant :

Par identification à l’équation de la bascule JK :

Schéma de la bascule D

Sous cette forme, la bascule D n’a pas grand intérêt puisqu’il s’agit d’un
bloc fonctionnel qui ne fait que recopier son entrée, en permanence. On verra
plus loin que son utilité apparaît avec le signal ”d’horloge” (version
synchrone).

4
 Chapitre 2 Circuits séquentiels

3. Horloge et bascules synchrones :

3.1. Horloge :
Une horloge est une variable logique qui passe successivement de 0 à 1 et de 1 à 0 d’une
façon périodique. Cette variable est utilisée souvent comme une entrée des circuits
séquentiels, le circuit est dit synchrone. L’horloge est notée par H ou ck ( clock). Elle
génère des impulsions périodiques, qui se présentent sous forme de signaux carrés ou
rectangulaires.

– Le passage du niveau bas (état 0) au niveau haut (état 1) est appelé :

front montant ;
– Le passage du niveau haut au niveau bas est appelé : front
descendant.
 Les bascules sont conçues pour changer d’état, soit sur front
montant, soit sur front descendant du signal d’horloge, et restent
stables entre deux impulsions successives.
La représentation de l’entrée d’horloge est telle qu’illustrée par la figure suivante

3.2. Bascule RS synchrone (RST ou RSH) :

On rajoute une entrée d’horloge H (validation) à la bascule RS, schématisée

pour le cas front montant sous la forme suivante :

5
Chapitre 2 Circuits séquentiels

Pour son fonctionnement :

Son fonctionnement se résume ainsi :

Le logigramme correspondant :

R
Q

Q
S

à l’aide de portes NOR à l’aide de portes NAND

3.3. Bascule JK synchrone (JKT ou JKH) :

De même on peut avoir une bascule JK qui fonctionne avec un signal

d’horloge.
Pour son fonctionnement :

6
Chapitre 2 Circuits séquentiels

Le logigramme de JKH utilisant seulement les portes NAND est le même

que celui de JK multiplié par l’entrée H, comme l’indique le schéma
suivant :

La limitation de la JKT est quand J = 1 et K = 1 : La sortie oscille en 0 et

1 pendant toute la durée de l’état haut du signal d’horloge, pour cela on
utilise une bascule JK avec déclenchement sur front (montant ou
descendant). Une autre solution consiste à utiliser une bascule JK Maître-
Esclave.

3.4. Bascule D à verrou (D latch) :

La bascule recopie l’entrée D en sortie Q quand l’horloge est active H = 1.

Quand l’horloge est inactive H = 0, la bascule garde l’état précédent. Sur
niveau 1 (haut) on peut écrire :

Le schéma logique de la bascule « D latch » à partir d’une bascule JKH

(utilisant les portes NAND uniquement) est le suivant :

La bascule « D latch » est très utilisée dans les compteurs synchrones.

7
Chapitre 2 Circuits séquentiels

4. Synchronisation sur front et exemples de chronogrammes :

Les bascules synchrones sur front changent d’état uniquement sur un

front du signal d’horloge ; en dehors de ces fronts, elle fonctionne en
mémoire. Ce mode de fonctionnement protège d’éventuels parasites sur les
entrées car les entrées ne sont prises en compte que pendant la durée d’un front,
qui est très courte.

Exemple 1 : Le chronogramme de fonctionnement d’une bascule RSH sur

front montant, avec à l’état initial Q = 0 est illustré par la figure suivante :

Exemple 2 : Le chronogramme suivant est un exemple de fonctionnement

d’une bascule JKH sur front descendant, avec au départ Q = 0 :

8
 Chapitre 2 Circuits séquentiels

5. Bascules synchrones avec entrées de forçage :

Ces bascules possèdent deux entrées de forçages : Pr(Preset) et

Cr(Clear), qu’on appelle aussi des entrées asynchrones(figure ci-
dessous), utilisées en absence de signal d’horloge ( H= 0). Ces deux
entrées permettent d'initialiser la bascule, par exemple juste après la
mise sous tension pour éviter tout aléa. Ce sont des entrées
prioritaires, imposant un état à la b a s c u le m a lgr é le s
c o m m a n d e s lancées par les autres entrées. En fonctionnement
normal ces deux entrées doivent être maintenues à 1 , donc
inactives(Pr et Cr fonctionnent en logique négative).

 1,2 : sont les entrées synchrones.

 : est l’entrée horloge.

 4,5 : les entrées asynchrones (entrées de forçage).
 6,7 : sont les sorties complémentaires.
 Entrée Preset (set) : entrée asynchrone : mise à 1 de Q
 Entrée Clear ( RAZ) : entrée de mise à 0 de Q
 Le fonctionnement de Preset et Clear en logique négative est comme
suit : Preset=0 : entrée de mise à 1 est validée.
Clear=0 : entrée de mise à 0 est validée.
La table de vérité d’une telle bascule RSH est représentée comme suit :

Preset=Clear=1(inactives), donc la bascule fonctionne en mode synchrone.

9
Chapitre 2 Circuits séquentiels

6. Synthèse et conception d’un circuit séquentiel :

A base de bascules on peut construire un circuit séquentiel qui peut être un
compteur, un registre et une mémoire.

7.1 : Concept d’automate fini : Un automate fini possède un nombre fini

d’éléments et de mémoires. Un automate fini ne peut prendre que 2 n états
appelés états internes, où n est le nombre de bits de mémoire. On peut
caractériser un automate par :

• Sa fonction de transfert,
• Sa table de transition,
• Son diagramme d’états ou de transition.

Exemple 1: circuit réalisant le comptage de 0--→4 avec une entrée

d’activation X, (X=1 changement d’état, X= 0 pas de changement) :

Diagramme d’état Table d’états

Exemple 2: circuit réalisant le comptage de 0--→4, sans entrée d’activation

Diagramme d’état Table d’états

10
Chapitre 2 Circuits séquentiels
On distingue deux types d’automates finis, l’automate de Moore et
l’automate de Mealy :

➢ Automate de Moore :Le fonctionnement de cet automate est tel que les
états futurs dépendent des entrées présentes e(t) et des états internes
présents q(t). Les sorties ne dépendent que des états internes présents
q(t).

➢ Automate de Mealy : Dans l’automate de Mealy les sorties s(t) dépendent

des états internes présents q(t) et des entrées présentes e(t).

7.2. Conception d’un circuit séquentiel : Afin d’avoir une bonne

conception d’un circuit séquentiel on devrait suivre certaines étapes :

1. Établir le diagramme d’états

2. Construire la table d’état/sortie (table de transition) qui correspond à la
description donnée du problème.
3. Minimiser, si possible le nombre d’états.
4. Déterminer le nombre de bascules et Choisir leurs type (habituellement D
ou JK).
5. Compléter la table de transition par la table d’excitation.
6. Écrire les équations d’excitation des bascules.
7. Écrire les équations de sortie.
8. Dessiner le circuit.

11
Chapitre 2 Circuits séquentiels
8. Compteurs :
8.1. Définition :
Un compteur est un circuit séquentiel constitué d’un circuit combinatoire
et d’une succession de n bascules décrivant au rythme d’une horloge un cycle
de comptage d’un maximum de 2n combinaisons.
8.2. Compteur synchrone :

Un compteur est dit synchrone, si toutes les bascules sont déclenchées en

même temps par le même signal d’horloge. La figure suivante illustre le
schéma d’un compteur synchrone utilisant des bascules D à front montant.

Exemples de réalisation : Il existe trois types de compteurs :

Les compteurs modulo 2n ( cycle complet):
– n=2 : 0 ,1,2,3,0 modulo 4
– n=3 : 0,1,2,3,4,5,6,7,0 modulo 8
– n=4 : 0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,0 modulo 16
• Les compteurs modulo N ( cycle incomplet )
– Pour N=5 : 0,1,2,3,4,0 modulo 5
– Pour N= 10 : 0,1,2,3,4,5,6,7,8,9,0 modulo 10
• Les compteurs à cycle quelconque : 0,2,5,6,7,8,10,0

8.2.1. Compteur modulo 8 à cycle complet, en utilisant des bascules

JK :
Soit un compteur synchrone progressif (passe de la valeur m à m+1 dans
le sens croissant) de trois bascules de types JK (8 = 2 3 3 bascules) à front
descendant.
En se basant sur la table d’excitation de la bascule JK suivante :

Où : Q et Q+ représentent l’état présent et l’état

futur respectivement.

12
Chapitre 2 Circuits séquentiels
On obtient la table de transition et d’excitation du compteur tel que :

A l’aide des tableaux de Karnaugh,on va simplifier les équations des entrées

(J,K) des trois bascules :

Le logigramme correspondant au compteur à front descendant est donné

par la figure :

13
Chapitre 2 Circuits séquentiels

8.2.2. Compteur modulo 5 (cycle incomplet) en utilisant des bascules T

Le compteur modulo 5 compte de 0 à 4, avec 22 < 5 < 23 3 bascules.
La table d’excitation de la bascule T est :

Q Q+ T
0 0 0
0 1 1
1 0 1
1 1 0

En se basant sur cette dernière, on complète la table d’implication du compteur

synchrone progressif et régulier à cycle incomplet modulo 5, comme suit :
Les équations des entrées de chaque bascule sont :

14
Chapitre 2 Circuits séquentiels

Le logigramme correspondant au compteur synchrone modulo 5 à front

montant est :

8.3. Compteur asynchrone :

Le compteur est dit asynchrone, si le signal d’horloge est appliqué

seulement à la première bascule, et l’état de chaque bascule est fonction
des états des bascules précédentes.

Exemples de réalisation :

8.3.1. Compteur asynchrone progressif et régulier modulo 8 (de 0 `a

7) :
8 = 23, soit 3 bascules JK à front descendant. La table de vérité est :

Le chronogramme de fonctionnement du compteur asynchrone progressif et

régulier modulo 8 (à cycle complet) est le suivant :
Fonctionnement :
– H passe de 1 à 0 (front descendant) QA change d’état,
(complémentation, basculement). Pour la bascule JK et d’après sa table
d’excitation, on aura :

15
Chapitre 2 Circuits séquentiels

Le schéma du compteur asynchrone régulier modulo 8 est le suivant :

16
Chapitre 2 Circuits séquentiels

8.3.2. Compteur asynchrone progressif et régulier modulo 6 (de 0 à

5) :
22 < 6 < 23 : 3 bascules. Le compteur modulo 5 réalise un compte de 0 à
5 (de 000 à 101 en binaire), arrivé à 5, le comptage doit être interrompu pour
recommencer de 0. On doit donc, remettre toutes les bascules à 0 après
l’apparition de 5. Pour cela, on utilise les entrées asynchrone de remise à zéro
(clr).
La table de vérité d’implication séquentielle est :

QC QBQA = 110 est un état temporaire existant pendant une durée très
courte (état indésirable).
Le chronogramme de fonctionnement du compteur asynchrone à front
descendant, progressif et régulier modulo 6 (à cycle incomplet) est le
suivant :

L’équation de l’entrée de remise à zéro (entrée de forçage à 0) est F = Q C QB,

tel que :

17
Chapitre 2 Circuits séquentiels

Le schéma du compteur asynchrone régulier modulo 6, en considérant

les bascules JK, est le suivant :

8.3.3. Compteur asynchrone progressif, incomplet et irrégulier :

Le compteur réalise le compte suivant : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 11, 13.
– On force l’état 10 vers 11 ;
– On force l’état 12 vers 13 ;
– On force l’état 14 vers 0.
La table de vérité d’implication séquentielle correspondant au compteur
à 4 bascules est :

18
Chapitre 2 Circuits séquentiels

L’équation de l’entrée de forçage de 10 à 11 et de 12 à 13 est

obtenue à partir du tableau de Karnaugh suivant :

L’équation logique de for¸cage de 14 à 0 est

tel que :

9. Registres :

9.1. Définition :

Un registre est un circuit séquentiel synchrone, constitué de n bascules

permettant de stocker temporairement un mot (une information) binaire de
n bits dans l’objectif de son transfert dans un autre circuit (pour affichage,
mémorisation, traitement, etc.).

19
Chapitre 2 Circuits séquentiels
9.2. Registre à décalage :

Il s’agit d’un circuit permettant de décaler le mot (l’information) binaire

bit par bit, soit à gauche, soit à droite.

9.2.1. Registre à décalage à gauche :

Son objectif est de reproduire à la sortie de la bascule de rang i l’état

logique de la sortie de la bascule de rang i + 1, tout en appliquant le même
signal d’horloge à toutes les bascules.
Il s’agit d’un registre possédant une seule entrée à droite E dr et n sorties
(Q1, Q2,· · · , Qn).

Registre à décalage à gauche à 4 bascules D :

Selon la caractéristique de décalage à gauche Q+i = Qi+1 et de la
caractéristique de la bascule D Q+ = Di , on déduit
i que D = Q , donc
i les
i+1 équations
logiques correspondant sont :
D1 = Q2
D 2 = Q3
D 3 = Q4
D4 = Edr

Le schéma correspondant au registre à décalage à gauche à 4 bascules

D à front montant est donné par la figure suivante :

9.2.2. Registre à décalage à droite :

De même que pour le registre précédent, celui ci reproduit à la sortie de

la bascule de rang i + 1 l’état logique de la sortie de la bascule de rang i.
C’est un registre possédant une entrée à gauche E ga et n sorties (Q1, Q2,· · · ,
Qn).

Registre à décalage à droite formé de 4 bascules de type D :

Selon la caractéristique de décalage à droite Qi = Q+i+1 et sachant que la
caractéristique de la bascule D Q+ i+1 = Di+1, on déduit que D i+1 = Qi, alors :

20
Chapitre 2 Circuits séquentiels

D4 = Q3
D 3 = Q2
D 2 = Q1
D1 = Ega

Le schéma du registre à décalage à droite à 4 bascules D à front

montant est représenté par la figure suivante :

9.2.3. Registre à décalage à gauche ou à droite :

Il s’agit de la composition des deux premiers registres, en rajoutant une

entrée de sélection S offrant la possibilité de choisir le sens de décalage.
Le schéma représentatif de ce type de registre est illustré par la figure
suivante :

Registre à décalage à gauche ou à droite à 4 bascules de type D :

Ce genre de registre est caractérisé par l’entrée de sélection logique S, tel
que :
– S = 0 décalage à gauche ;
– S = 1 décalage à droite.

D’après les équations logiques déjà établies pour les registres à

décalages à gauche et à droite, respectivement, à 4 bascules D, on trouve :

21
Chapitre 2 Circuits séquentiels

Le schéma logique correspondant au registre à gauche ou à droite formé

de 4 bascules D à front montant est le suivant :

mabl
façon

Bibliographie
1. Dr AMIMEUR Hocine, Polycopié de cours Logique Combinatoire et Séquentielle, université de
Béjaia, 2016.
2. C. Alexandre, Circuits numériques, Polycopié de cours électronique, Conserva-toire national des
arts et métiers, France, 2004.

3. Mc. Belaid et collectif, Logique combinatoire et séquentielle, Presses de Mitidja, Baraki, Alger,
Algérie, 2010.

4. M. Gindre, Electronique numérique, Mc Graw Hill, Paris, France, 1987.

22