Université Cadi Ayyad Marrakech

École Supérieure de la Technologie Essaouira

DUT GI & IDSD Semestre 1

Module III
Electronique Numérique

Chapitre IV

logique séquentielle
Pr: M. Johri
Département Génie Informatique et Mathématiques (GIM)
Année scolaire: 2022 - 2023
I. Circuits logiques séquentiels

1. Bascules

 Bascules RS, RSH

 Bascules D
 Bascule T
 Bascules JK

1. Compteurs et décompteurs
 Compteurs Asynchrones
 Compteur Synchrones

2
Circuits logiques séquentiels

3
1. Les circuits séquentiels
 Principe
Dans les circuits séquentiels, la fonction de sortie des systèmes
séquentiels dépend en plus des états des entrées (appelées entrées
primaires) des états antérieurs des sorties (appelées entrées
secondaires). On dit que le circuit séquentiel possède une fonction
mémoire.

Entrées Circuit Sortie

séquentiel

4
1. Les circuits séquentiels

 Comment noter un état Q dans le passé, le présent ou le futur?

Temps

Passé Présent Futur

Q(n-1) : état de Q Q(n+1) : état de

Q(n) : état de Q à Q à l'instant
à l'instant
l'instant présent suivant
précédent

5
1. Les circuits séquentiels
 Principe
 Pour déterminer l'état présent en sortie, il faut connaître :
 L'état des entrées.
 L'état passé de la sortie.

 Exemple :

A Zn+1
0 Zn
1

Zn+1=A⊕Zn 6
1. Les circuits séquentiels
Les systèmes séquentiels sont classes en 2 catégories :
 Circuits séquentiels asynchrones :
Dans les circuits séquentiels asynchrones, les sorties changent
d’états dès qu’Il y a changements des états des entrées.

 Circuits séquentiels synchrones :

 Dans ce type de circuits les sorties changent d’états après avoir eu
une autorisation d’un signal de synchronisation appelé souvent
signal « Horloge » noté H ou CLK.
 Un signal d'horloge est un signal carré périodique.

Entrées Circuit Sortie

séquentiel
H

7
1. Bascules

 La bascule est un circuit bistable pouvant prendre deux états

logiques "0" ou "1".

 L'état de la bascule peut être modifié en agissant sur une ou

plusieurs entrées.

 Le nouvel état de la bascule dépend de l'état précédent, c'est

l'élément de base des circuits séquentiels.

 La bascule peut conserver son état pendant une durée quelconque,

elle peut donc être utilisée comme mémoire.

8
1. Bascules

9
1. Bascules
 Principe du bascule RS et logigramme

Avec portes NAND

10
1. Bascules
 Principe du bascule RS et logigramme

S R Qn+1

0 0 Qn mémorisation

0 1 0

1 0 1

1 1 0

Diagramme d’état

11
1. Bascules RS

/
Q

t
12
1. Bascules RS
 Exercice :
Déterminer le chronogramme de la sortie Q dans le cas suivant :

13
1. Bascules
 Bascule RSH
 C'est une bascule RS dont la prise en compte de l'état des entrées
est synchronisée par une impulsion d'horloge.

 Signal d'horloge: Une bascule synchronisée peut être déclenchée

sur le front montant  ou sur le front descendant  de
l'impulsion d'horloge

14
1. Bascules
 Bascule RSH

H S R Qn+1

x x Qn

0 0 Qn

0 1 0

1 0 1

1 1 0
15
1. Bascules
 Bascule RSH

16
1. Bascules
 Bascule RSH

17
1. Bascules RSH
 Exercice :
Déterminer le chronogramme de la sortie Q activer sur le front
montant dans le cas suivant :

18
1. Bascules
 Bascule D

La bistable D dérive de la bascule RS avec signal de

synchronisation H.
Le principe est de réunir les signaux SR par un seul signal D qui
correspond à la donnée que l’on veut écrire dans la mémoire afin
d’éviter le cas interdit.
D

 On trouvera donc deux types de bascules D :

 la bascule D à déclenchement sur front.
 la bascule D latch, 19
1. Bascules
 Bascule D
Symbole Européen Explications

• Entrées :
➢
D : état à mémoriser (Data)
.........................................................................
D Q CLK : horloge de synchronisation
➢ .........................................................................

/Q • Sorties :
CLK
➢
Q : sortie principale
.........................................................................
➢ .........................................................................

Table de vérité Modes de fonctionnement

CLK D Q(n) /Q(n)

0 X Q(n-1) État mémoire

1 X Q(n-1) État mémoire
 0 0 1 Mémorisation d'un état 0
 1 1 0 Mémorisation d'un état 1

20
1. Bascules
 Bascule D

CLK

/
Q

21
1. Bascules
 Bascule D-Latch
 La sortie Q suit l'information présente sur l'entrée D tant que l'entrée
est au niveau logique haut (1).
 Quand l'entrée d'horloge (H) est à l'état logique "0", la sortie Q garde
en mémoire le niveau logique que possédait D au moment de la
transition de H de "1" vers "0 " et ceci jusqu'à ce que H prenne à
nouveau la valeur "1".

H D Qn+1

0 X Qn
1 0 0
1 1 1
22
1. Bascules D
 Exercice :
Déterminer le chronogramme de la sortie Q dans le cas d’une :
• Bascule D-latch
• Bascule D activer sur le front montant

23
1. Bascules
 Bascule JK

Symbole Européen Explications

• Entrées :
➢
J : entrée n°1
.........................................................................

J ➢ K : entrée n°2
.........................................................................
Q
K ➢
CLK : horloge de synchronisation
.........................................................................
CLK /Q • Sorties :
➢
Q : sortie principale
.........................................................................
➢ .........................................................................

Table de vérité Modes de fonctionnement

CLK J K Q(n) /Q(n)

X X X Q(n-1) État mémoire

 0 0 Q(n-1) État mémoire
 0 1 0 1 Mémorisation de l'état 0
 1 0 1 0 Mémorisation de l'état 1
 1 1 Q(n-1) État mémoire complémenté
24
1. Bascules
 Bascule JK

CLK

/Q

25
1. Bascules JK
 Exercice :
Déterminer le chronogramme de la sortie Q dans le cas suivant:

26
1. Bascules
 Bascule T
La principale fonction d'une bascule T est de réaliser un changement
d'état du signal de sortie « Q » quand le signal d'horloge est actif:
C T Qn+1

x x Qn

 0 Qn

 1 Qn

27
1. Bascules T
 Exercice :
Déterminer le chronogramme de la sortie Q dans le cas suivant:

28