Travaux Diriges N 1 2 3 Sam Au 2021 2022

Université Mohamed El Bachir El Ibrahimi - Bordj Bou Arréridj 2021/2022
Faculté des Sciences et de la Technologie

Département d’électronique
Domaine : Sciences et Technologies
Filière : Électronique
Niveau : 3ème année Licence LMD
Unité d’enseignement : UEF 3.1.1
Matière 1 : Systèmes à microprocesseurs
EXERCICE 1
La figure suivante montre trois registres à décalage type SISO. Donner le
contenu du registre de sortie C, après quatre impulsions d’horloge.
EXERCICE 2
Le circuit de la figure ci-dessous montre un registre type SIPO avec une porte
logique XNOR utilisant certains bits du registre à décalage pour générer le
prochain bit d’entrée (DIN). Le circuit est initialement à l’état
𝑄𝑄3 𝑄𝑄2 𝑄𝑄1 𝑄𝑄0 = 0000. Complétez le tableau suivant pour montrer les sorties du
registre après le nombre des impulsions du signal horloge, CLK, indiqué sur le
tableau.
CLK 𝑄𝑄0 𝑄𝑄1 𝑄𝑄2 𝑄𝑄3
0 0 0 0 0
1
2
3
4
5
6
7
8
9
10
TD N°1/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 1/4

EXERCICE 3
1) Développez le diagramme logique du registre à décalage de La figure ci-
dessous en remplaçant les bascules D par des bascules JK.
2) Combien faut-il d’impulsions de signal d’horloge pour entrer un octet en
série dans un registre à décalage de huit bits.
EXERCICE 4
Déterminer l’état du registre à décalage de la figure (a) ci-dessous après
chaque impulsion de signal d’horloge en réponse à la forme d’onde de l’entrée
�� de la figure (a). Présumez que 𝑄𝑄3 𝑄𝑄2 𝑄𝑄1 𝑄𝑄0 = 1011 et que
de commande 𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷/𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺
la ligne d’entrée des données série est au niveau BAS.
(a)
(b)

EXERCICE 5 Étude du registre à décalage universel 74LS194

On désire utiliser le registre à décalage universel 74LS194 pour un chargement
parallèle des données et une lecture série de ces données avec décalage vers
la droite :
1) Remplir le tableau de fonctionnement ci-dessous pour permettre un chargement
parallèle du mot binaire 1011 dans le registre 74LS194 ?
ENTRÉES SORTIES
Clear Mode CLK Parallèle
Q3 Q2 Q1 Q0
��)
(𝑀𝑀𝑀𝑀 S0 S1 (CP) P3 P2 P1 P0
2) En supposant que le chargement du mot binaire a été effectué, donnez le

câblage du 74LS194 pour réaliser un décalage rotatif de la gauche vers la
droite ?


EXERCICE 1
1) Quelle est la capacité en bits d’une mémoire pouvant stocker 1073741824
Octets ?
2) Quelle est alors sa capacité en (a) Ko ; (b) Mo ; (c) Go ?
EXERCICE 2
Quelles peuvent être les organisations d’une mémoire de 32kbits, sachant
qu’elle utilise des mots ayant une taille multiple d’une puissance de 2
(exemple : 8,16,…)
EXERCICE 3
Calculer la capacité mémoire d'un boitier dont le bus d'adresse est de 16 bits
et un bus de données de 8 bits.
EXERCICE 4
1) Effectuez l’extension de la mémoire ROM de 64k × 4 de la figure ci-dessous
pour créer une mémoire ROM de 64k × 8.
2) Décrivez la procédure d’extension d’une mémoire ROM de 64k × 1 pour former
une mémoire ROM de 64k × 8.
EXERCICE 5
1) Utilisez les mémoires de l’exercice 4 pour former une mémoire ROM de
64k × 16.
2) Combien faut-il de mémoires ROM de 64k × 1 pour créer une mémoire ROM de
64k × 16.

EXERCICE 6
1) Utilisez des mémoires SRAM de 1M × 4 pour créer une mémoire SRAM de
1M × 8.
2) Utilisez des mémoires SRAM de 1M × 8 pour former une mémoire SRAM de
1M ×16.
EXERCICE 7
1) Utilisez des mémoires RAM1 de 512k × 4 pour créer une mémoire RAM2 de
1M × 4.
2) Quelles sont les échelles d’adresses de chaque mémoire RAM1 formant la
mémoire résultante RAM2.
EXERCICE 8
À l’aide de plusieurs RAM (M1) de la figure ci-dessous de 512 octets possédant
un bus de donnée de 4 bits, on souhaite réaliser une RAM (M2) de 8 KO possédant
un bus de donnée de 16 bits.
1) Donnez le nombre de mots et la largeur du bus d’adresse des deux types de
RAM.
2) Combien de mémoires doit-on assembler en série ?
3) Combien de mémoires doit-on assembler en parallèle ?
�� (Chip Select) des
4) Combien de bits d’adresse vont servir à déterminer le 𝑪𝑪𝑪𝑪
mémoires M1 ?
5) Donnez le schéma de câblage.

EXERCICE 1
Indiquer le mode d’adressage dans chacune des instructions suivantes :
N° Instruction
01 MVI A,0AH
02 STA 204AH
03 LXI H,2049H
04 INX H
05 MOV B,M
06 ADD B
07 MOV C,A
08 SUB C
09 CMA
10 LXI D,204BH
11 STAX D
12 HLT
EXERCICE 2
Après exécution du programme de l’exercice 1, écrit en assembleur 8085,
quel est le contenu des cases mémoires dont les adresses sont : 204AH et
204BH ?
EXERCICE 3
1) Quelle est la taille en Octet (Byte) de chaque instruction du programme
de l’exercice 1 ?
2) Donner le code Hexa de chaque instruction

EXERCICE 4
Vérifier chaque instruction du programme ci-dessous si elle correcte ou
non et corriger-la si nécessaire.
N° Instruction
01 MOV A,01H
02 MVI H, L
03 MOV C, D
04 INX L
05 INX H
06 ADD B
07 ADI 200H
08 SUB B, E
09 DCX D
10 XRI 02H
11 XRI E
12 SBI 05H
13 LDAX C
14 HLT
15 JNC
EXERCICE 5
Écrire un programme en assembleur 8085 qui permet de calculer l’expression
W = X + Y – Z. Le résultat doit être rangé à l’adresse FF03H tout en sachant
que X, Y et Z se trouvent à l’adresse FF00H, FF01H et FF02H respectivement.
EXERCICE 6
Écrire un programme en assembleur 8085, qui permet de multiplier le contenu
de l’accumulateur par la valeur 5.

EXERCICE 7
Écrire un programme en assembleur 8085, qui permet de multiplier le contenu
EXERCICE 8
Écrire un programme en assembleur 8085, qui permet de diviser le contenu
EXERCICE 9
Écrire un programme en assembleur 8085, qui permet de stocker à l’adresse
FF03H le plus grand de deux nombres X et Y se trouvant à l’adresse FF00H
et FF01 respectivement, et de stocker la valeur BBH à l’adresse FF02H. Si
X est égal à Y, le programme doit permettre stocker X ou Y à l’adresse
FF03H et la valeur EEH à l’adresse FF02H.
EXERCICE 10
Écrire un programme en assembleur 8085, qui permet de transférer 10 octets,
situés dans la zone mémoire délimitée par l’adresse de début, FFA0H, à la
zone mémoire délimitée par l’adresse de début FFB0H.

Travaux Diriges N 1 2 3 Sam Au 2021 2022

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Travaux Diriges N 1 2 3 Sam Au 2021 2022

Transféré par

Droits d'auteur :

Formats disponibles

Université Mohamed El Bachir El Ibrahimi - Bordj Bou Arréridj 2021/2022

Faculté des Sciences et de la Technologie

TD N°1/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 1/4

TD N°1/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 2/4

EXERCICE 5 Étude du registre à décalage universel 74LS194

2) En supposant que le chargement du mot binaire a été effectué, donnez le

TD N°1/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 3/4

TD N°1/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 4/4

TD N°2/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 1/2

TD N°2/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 2/2

TD N°3/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 1/3

TD N°3/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 2/3

TD N°3/UEF 3.1.1/Matière 1: Systèmes à Microprocesseurs |Page 3/3

Vous aimerez peut-être aussi