Solution Série3

Université FERHAT Abbas Sétif-1 3ème année Licence
Faculté de Technologie Electronique

Département d’électronique 2021/2022
Solution série d’exercices 3 :

« Les mémoires à semi-conducteur »
Exercice 1 (Question de cours) :
1) Architecture de Von Neumann :
2) Organigramme des principales technologies de mémoires :
3) Les caractéristiques principales d’une mémoire :

La capacité : c’est le nombre total de bits que contient la mémoire. Elle s’exprime aussi souvent
en octet et ses multiples (Kilo, Méga, …)
La volatilité : elle caractérise la permanence des informations dans la mémoire. L'information
stockée est volatile si elle risque d'être altérée par un défaut d'alimentation électrique et non volatile
dans le cas contraire.
Le temps d’accès : c’est le temps qui s'écoule entre l'instant où a été lancée une opération de
lecture/écriture en mémoire et l'instant où la première information est disponible sur le bus de
données.
Le temps de cycle : il représente l'intervalle minimum qui doit séparer deux demandes successives
de lecture ou d'écriture.
Le débit : c’est le nombre maximum d'informations lues ou écrites par seconde.
_____________________________________________________________________________________________________________________________
Chargé de TD : H. FEROURA
4) Différences principales entre RAM et ROM :

RAM ROM
C’est une mémoire en lecture-écriture. C’est une mémoire en lecture seule.
C’est une mémoire non volatile. Elle garde
C’est une mémoire volatile. Elle ne garde pas
les données même sans alimentation
les données sans alimentation électrique.
électrique
Stockage temporaire des données Stockage permanent des données
Les données en ROM ne peuvent pas être
Les données en RAM peuvent être modifiées. modifiées. (Peuvent être modifiées avec
certains processus)
La ROM est comparativement moins chère
La RAM est une mémoire plus coûteuse.
que la RAM.
5) La DRAM (RAM dynamique) est basée sur des condensateurs qu’il faut rafraichir, alors que la
SRAM (RAM statique) est basée sur des bascules (interrupteurs) qu’il suffit d’alimenter. Ce temps
de rafraichissement fait que la DRAM soit plus lente que la SRAM mais est moins couteuse car
utilise moins de transistors. Ce sont toutes les deux des mémoires volatiles. La SRAM plus cher
mais plus rapide est utilisé dans les mémoires caches alors que la DRAM est utilisée dans les
mémoires centrales.
6) Les étapes d’une opération d’écriture ou de lecture d’une mémoire :
1. Sélection de l’adresse
2. Choix de l’opération à effectuer (R/W)
3. Sélection de la mémoire (CS : Chip Select)
4. Lecture ou écriture la donnée.
Exercice 2 :
1) On divise la capacité totale de la mémoire par la largeur d’un mot pour avoir le nombre de mots :
Nombre de mots=512 Kbits/8=64 Kilo mots= 64×1024=65 536 mots.
2) Puisque les mots de cette mémoire sont à 8 bits qui est égal à 1 octet, la capacité de la mémoire est
donc 64 Kilo octets (Ko) = 65 536 octets (o)
3) On sait que le nombre de mots adressable par un bus d’adresses de n bits est 2 m.
Dans cette question, on nous demande de trouver n le nombre de lignes d’adresses. On procède
comme suit :
2𝑚 = 65 536
On applique le logarithme dans les deux membres de l’équation :
log⁡(2𝑚 ) = log⁡(65 536)
𝑚. 𝑙𝑜𝑔(2) = log⁡(65 536)
log⁡(65 536)
𝑚= = 16
log⁡(2)
Le nombre de lignes d’adresses est 16 lignes.
Exercice 3 :
1) Le nombre de mots adressables= 2m = 222 mots
2) En décimal, la plus haute adresse possible = 222 = 4 194 304.
3) La première mémoire contient des mots de 8 bits = 1 octets, donc sa capacité est de 4 194 304 octets
= 4096 Kilo octets (Ko) = 4 Méga octets (Mo).
_____________________________________________________________________________________________________________________________
La deuxième mémoire contient des mots de 32 bits = 4 octets, donc sa capacité est de 4 × 4 194 304
octets = 16 777 216 octets = 16 384 Kilo octets (Ko) = 16 Méga octets (Mo).
Exercice 4 :
log(16 777 216)
1) - La taille du bus d’adresses 𝑚 = = 24
log(2)
- La taille du bus de données correspond à la largeur du mot (case mémoire) qui 1 octets = 8 bits,
donc la taille du bus de données est de 8 bits.
2) Le schéma de cette mémoire.
Exercice 5 :
1) La plus haute adresse possible (232)10 = (4 294 967 296)10 = (100000000)16.
2) Si elle contient des mots de 1 octet :
Sa capacité est 4 294 967 296 o = 4 194 304 Ko = 4096 Mo = 4 Go.
3) Si elle contient des mots de 4 octets :
Sa capacité est 4×4 294 967 296 o = 17 179 869 184 o = 16 777 216 Ko = 16 384 Mo = 16 Go.
_____________________________________________________________________________________________________________________________
Exercice 6 :
1) Une mémoire de 1 Méga mots à 8 bits.

❖ Le nombre de boitiers nécessaires M :
𝐴 = 𝑃×𝑄
𝑚′ 1⁡𝑚é𝑔𝑎
𝑃⁡ = ⁡ = =1
𝑚 1⁡𝑚é𝑔𝑎
𝑛′ 8⁡𝑏𝑖𝑡𝑠
𝑄⁡ = ⁡ = =2
𝑛 4⁡𝑏𝑖𝑡𝑠
𝐴 =1×2=2
Le nombre de boitiers nécessaires est 2.
❖ Schéma de l’assemblage des mémoires :

𝐴 = 𝑃×𝑄
_____________________________________________________________________________________________________________________________
𝑃⁡ = ⁡ = =4
𝑄⁡ = ⁡ = =1
𝐴 =4×1=4
_____________________________________________________________________________________________________________________________

𝐴 = 𝑃×𝑄
𝑃⁡ = ⁡ = =4
𝑄⁡ = ⁡ = =2
𝐴 =4×2=8
_____________________________________________________________________________________________________________________________

Solution Série3

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Solution Série3

Transféré par

Droits d'auteur :

Formats disponibles

Université FERHAT Abbas Sétif-1 3ème année Licence

Faculté de Technologie Electronique

Solution série d’exercices 3 :

2) Organigramme des principales technologies de mémoires :

3) Les caractéristiques principales d’une mémoire :

4) Différences principales entre RAM et ROM :

1) Une mémoire de 1 Méga mots à 8 bits.

2) Une mémoire de 4 Méga mots à 4 bits.

3) Une mémoire de 4 Méga mots à 8 bits.

Vous aimerez peut-être aussi