73

Demi-Additionneur
a) Principe de fonctionnement d’un Demi-Additionneur

Le demi additionneur est un circuit combinatoire qui permet de réaliser la somme arithmétique de
deux nombres A et B chacun sur un bit. A la sotie on va avoir la somme S et la retenu R (Carry), Sa
table de vérité est donnée ci-dessous (Table 5).

Tableau 5 : Table de vérité d’un demi-additionneur

b) Travail demandé

A. Création d’un dessin de masque par DSCH :

1. A partir de la table 5, dessiner sur l'environnement de DSCH, le schéma électrique du demi-

additionneur à base des transistors PMOS et NMOS.
2. Lancer la simulation et vérifier le bon fonctionnement du demi-additionneur selon sa table de
vérité.
3. Générer le fichier verilog (d’extension ‘ *.v’) à partir de votre dessin.
4. Compiler le fichier verilog dans l’environnement de Microwind.
5. Lancer la simulation et vérifier le bon fonctionnement du dessin de masque du demi-additionneur.
6. Enregistrer votre dessin dans le répertoire de travail.

B. Création d’un dessin de masque par Microwind :

1. Réaliser le dessin de masque du demi-additionneur dans l'environnement Microwind à partir des
semi-conducteurs et métaux existe dans la palette.
2. Lancer la simulation et vérifier le bon fonctionnement du demi-additionneur.
3. Comparer le dessin de masque générer par la compilation du fichier verilog(Q.A.4), et le dessin
créé directement par l’association des métaux et semi-conducteurs(Q.B.1).
4. Enregistrer votre dessin dans le répertoire de travail.

2018/2019 Master : Électronique Embarquée et Systèmes de Télécommunication [UIT FSK] 1/2

 Multiplexeur 2 vers 1

a) Principe de fonctionnement d’un multiplexeur 2 vers 1

Un multiplexeur k bits permet de sélectionner une entrée parmi 2 k disponibles. Un

multiplexeur k bits a k + 2k entrées et une seule sortie. Les k premières entrées A0,…,Ak-1 sont
appelées bits d'adresses car elles donnent le numéro de l'entrée à sélectionner parmi les entrées
B0,…,B2k-1. La sortie S est alors égale à cette entrée sélectionnée.

Le multiplexeur 1 bit a donc 3 entrées A0, B0 et B1 et une seule sortie S. Sa table de vérité est donnée
ci-dessous (Table 7).
Tableau 7: Table de vérité d’un multiplexeur 2 vers 1

A0 S
0 B0
1 B1

b) Travail demandé

A. Création d’un dessin de masque par DSCH :

1. A partir de la table 7, dessiner sur l'environnement de DSCH, le schéma électrique du
multiplexeur 2 vers 1 à base des transistors PMOS et NMOS.
2. Lancer la simulation et vérifier le bon fonctionnement du multiplexeur 2 vers 1 selon sa table de
vérité.
3. Générer le fichier verilog (d’extension ‘ *.v’) à partir de votre dessin.
4. Compiler le fichier verilog dans l’environnement de Microwind.
5. Lancer la simulation et vérifier le bon fonctionnement du dessin de masque du multiplexeur 2 vers 1.
6. Enregistrer votre dessin dans le répertoire de travail.

B. Création d’un dessin de masque par Microwind :

1. Réaliser le dessin de masque du multiplexeur 2 vers 1 dans l'environnement Microwind à partir

des semi-conducteurs et métaux existe dans la palette.
2. Lancer la simulation et vérifier le bon fonctionnement du multiplexeur 2 vers 1.
3. Comparer le dessin de masque générer par la compilation du fichier verilog(Q.A.4), et le dessin
créé directement par l’association des métaux et semi-conducteurs(Q.B.1). ?
4. Enregistrer votre dessin dans le répertoire de travail.

2018/2019 Master : Électronique Embarquée et Systèmes de Télécommunication [UIT FSK] 2/2