Exercice 1

Soit une machine élémentaire représentée par le schéma de la figure:

Question :
Donner les micro-instructions et microcommandes de l’opération de rangement du contenu de
l’accumulateur dans un mot mémoire en mode direct (STA @) . L’instruction est de format court.
Détailler les microcommandes générées par le séquenceur.

Solution :

Etape Micro-instructions de l’étape Micro-commandes de l’étape

Recherche de (CO)  RAM SCO, ERAM

l'instruction LECTURE LEC
(RIM)  RI SRIM, ERI
Décodage DECODAGE Décodage

Traitement de (RI.ADR)  RAM, SRI, ERAM, SACC, TBUS,

l’opération (ACC)  RIM ERIM

ECRITURE ECR.
Exercice 2

Figure 1

 Le cycle mémoire nécessite deux phases. Lors d'une opération de lecture, l'information est
disponible en première phase. Lors d'une opération d'écriture, l'information est écrite dans
le mot mémoire durant la deuxième phase.
 Une opération dans l'UAL nécessite une phase.
 Pour les instructions de format court, le RI contient le Code opération, le mode d’adressage
et l’opérande (ou l’adresse) ;
 Pour les instructions de format long, le RI contient le Code opération et le mode d’adressage
seulement.

Questions:
1. Considérer le chronogramme qui vous est fourni. Donnez, le micro-programme détaillé de
l’instruction représentée sur le chronogramme (donner pour chaque étape les
microinstructions et l'ensemble des micro-commandes associées).
2. Indiquez brièvement ce que fait cette instruction (indiquez le code opération, le format
de l’instruction et le mode d’adressage).
3. complétez le schéma de la machine avec les microcommandes manquantes.
4. Donner le micro-programme détaillé de l’instruction suivante :
 CHG *ADR (instruction de format long qui effectue le chargement en mode indirect,
dans l’accumulateur, du contenu du mot considéré).
Donner pour chaque étape l'ensemble des micro-commandes associées et préciser
clairement toutes les étapes pouvant se dérouler en parallèle.
 Chronogramme question 1 :
1 0 1 0 1 0 1
0 1 0 1 0 1 0
H

ERAM

Lecture Lecture Instruction Lecture Adresse

SRIM

ERI

Décodage du Code Opération

inst Sortie du Décodeur

ET1

ST1

ECO

INCO

SCO
Solution :
1. Micro-programme détaillé de l'instruction BI ADR (branchement inconditionnel, mode
direct, FORMAT LONG)

Description des phases Etapes Microcommandes

RAM  (CO) SCO, ERAM
Recherche instruction Lecture; CO  (CO) + 1 LECTURE, INCO
RI  (RIM) SRIM, ERI
Décodage DECODAGE
Recherche Adresse + RAM  (CO) SCO, ERAM
Branchement Lecture LECTURE
T  (RIM) SRIM, ET1
CO  (T) ST1, ECO, ERAM

2. Cette instruction effectue un BI ADR (branchement inconditionnel, mode direct,

FORMAT LONG)

3. Complément du schéma

4. CHG ADR (chargement en mode direct, format long du contenu du mot pointé dans
l’accumulateur).
Description des phases Etapes Microcommandes
RAM  (CO) SCO, ERAM
Recherche instruction Lecture; CO  (CO) + 1 LECTURE, INCO
RI  (RIM) SRIM, ERI
Décodage DECODAGE
RAM  (CO) SCO, ERAM
Lecture; CO  (CO) + 1 LECTURE, INCO
T  (RIM) SRIM, ET1
Recherche opérande
RAM  (T) ST1, ERAM
Lecture LECTURE
Chargement EUAL2  (RIM) SRIM, TBUS, EUAL2
Chargement dans l’accumulateur CHG, EACC
Exercice 3:
Soit le calculateur décrit par le schéma (figure 1).

Remarque importante : dans la base de registre, le registre R15 sert de Compteur Ordinal.

Figure 1.
Question:

Décrire le déroulement de l’instruction de rangement RGM *ADR, de format court en mode

indirect sur la machine de la figure 1.
Il s’agit de ranger le contenu de l'accumulateur dans le mot mémoire en MC adressé par
le contenu du mot d’adresse ADR.

Détailler les microcommandes générées par le séquenceur.

 Micro-commandes de
Etape Micro-instructions de l’étape
l’étape
Valeur 15  RAMREG MAX

Recherche de LEC Base Reg. LEC

l'instruction (RIMBREG)  RAM SBREG, TRMC, ERAM
Lecture MC L
(RIM)  RI SRIM, ERI
Décodage DECODAGE Décodage
(RIMBREG)  UAL1, SBREG, TRUAL, EUAL1,
Chargement ACC CHG
Incrémentation
du CO +1 ACC +1ACC
(ACC)  RIMBREG SACC, TRUAL, EBREG
ECR Base Reg. ECR
Récupération de (RI.ADR)  RAM SADR, ERAM
l’opérande
LEC MC L
(adresse)

Traitement du (RIM)  RAM (adresse effective) SRIM, TDA, ERAM

rangement (ACC) RIM SACC, TACCD, ERIM
ECRITURE MC ECR

Lecture adresse : RAM  (CO)

Valeur 15  RAMREG
LEC Base Reg.
(RIMBREG)  RAM

Incrémentation CO : CO  (CO) + 1 (RIMBREG)  UAL1, Chargement

ACC
+1 ACC
(ACC)  RIMBREG
ECR Base Reg.
 Exercice 4: Soit une machine élémentaire représentée par le schéma de la figure: L E

ERAM
R
ACC A MC
EACC INCO TAD M

+1ACC ECO SCO

ADD UAL CO RIM

ERI SRI
RE2 RE1 RI
SRIM
ER2 ER1 TDA ERIM

SACC1 DEMUX TRI

SACC EDEMUX
RE1 et RE2 sont des registres ; DEMUX: Demultiplexeur dont l'entrée adresse est la microcommande TRI ; Si
TRI = 0, alors l'entrée du demultiplexeur est envoyée vers l'entrée du registre RE1; Sinon, l'entrée du
demultiplexeur est envoyée vers l'entrée du registre RE2;
CHA: Chargement de l'accumulateur avec le contenu du registre RE1;
INCO: incrémentation de l'accumulateur
Donner les micro-instructions et microcommandes de l’instruction de format court permettant l'addition
en mode immédiat (puis mode direct) du contenu de l'accumulateur avec l'opérande pointée par le champ
adresse de l'instruction. Détailler les microcommandes générées par le séquenceur.

SOLUTION : 1- Mode immédiat :

Etape Micro-instructions de l’étape Micro-commandes de l’étape

Recherche de (CO) → RAM SCO, TDA, ERAM

l'instruction LECTURE, CO ← (CO)+1 L, INCO
(RIM) → RI SRIM, TAD, ERI
Décodage DEC DEC
Exécution (RIꞏOP) → RE1, (ACC) → RE2 SRI, EDEMUX, TRI ← 0, ER1, SACC1, ER2
addition ADD ADD, EACC

Mode direct:

Recherche de (CO) → RAM SCO, TAD, ERAM

l'instruction LECTURE, CO ← (CO)+1 L, INCO
(RIM) → RI SRIM, TDA, ERI
Décodage DEC DEC

Exécution de (RIꞏ@) → RAM SRI, ERAM

l’addition Lecture L
(RIM) → RE1, (ACC) → RE2 SRIM, EDEMUX, TRI ← 0, ER1, SACC1, TRI ← 1, ER2
ADD ADD, EACC