SMI,

S4 : 2019-2020 - Architecture des ordinateurs

TD3 : Le MICROPROCESSEUR
-Correction-


Exercice 1 :
Complétez le tableau suivant

Acronyme Nom complet Fonction
RI Registre Instruction Contient l’instruction à
exécuter.
CP ou CO Compteur Ordinal Contient l’adresse
de la prochaine
instruction à exécuter.
ACC Le registre Accumulateur Contient le résultat de
l’UAL.
MAR /RAM Registre Adresse Mémoire Contient l’adresse
mémoire depuis
laquelle ou vers laquelle
une donnée est lue ou
écrite par le processeur.

Exercice 2 :

1. Quel bus parmi les suivants n’est pas bidirectionnel?

a. Bus d’adresse b. Bus de contrôle c. Bus de données

Source : Slides de Noam Nisan and Shimon Schocken


SMI, S4 : 2019-2020 - Architecture des ordinateurs

2. Quel élément n’est pas une composante de l’unité de commande ?
a. RI b. PC c. ACC

Exercice 3 :

1- Quels sont les deux principaux groupes de composantes dans le
microprocesseur ? 1) l’unité de Contrôle et 2) l’unité de traitement
2- Quel est le rôle de l’UAL ? Unité Arithmétique et Logique, comme son nom
l’indique, assure les fonctions basiques de calcul arithmétique et les opérations
logiques.
3- Où sont stockées les opérandes de l’UAL ? Dans les registres de travail.
4- Citez les 5 principales phases d’exécution d’une instruction.
En général, 5 phases sont fondamentales pour l’exécution d’une instruction dans un
processeur RISC, à savoir :
a. Lecture de l’instruction (Fetch)
b. Décodage de l’instruction (Decode)
c. Exécution de l’instruction (Execute)
d. Accès à la mémoire (Memory Access)
e. Ecriture dans les Registres (Write Back)
Les différents processeurs peuvent avoir un nombre différent de phases.

Exercice 4 :
Soit un microprocesseur muni d’un pipeline d’une profondeur de 3 phases. Considérons qu’il
faut compter en général 1 à 2 cycles d’horloge pour chaque phase du pipeline. Combien de
cycles d’horloges au maximum, faut-il pour exécuter 5 instructions, en utilisant le principe de
Pipeline ?

Réponse : La profondeur du pipeline d’un processeur est synonyme au nombre de

phases requises pour exécuter une instruction dans ce même processeur. Autrement dit,
si un processeur a un pipeline de profondeur = x , alors on comprend que ce processeur
exécute une instruction en x phases. Si on assimile ce point, il sera facile de répondre à la
question.

D’après le schéma* ci-après, on peut remarquer qu’il faut compter l’équivalent de 7

phases pour exécuter les 5 instructions. Une phase prend au minimum 1 cycle d’horloge
et au maximum 2. Ainsi, il faut compter 14 cycles d’horloge au maximum et 7 au
minimum pour exécuter 5 instructions dans ce processeur.

* Schéma emprunté du compte rendu de ESSAIDI ABDELFETTAH et SOULALA ACHRAF