Académique Documents
Professionnel Documents
Culture Documents
CPU, Mmoire
La couche microarchitecture
Niveau 5
Niveau 4
Niveau 3
Niveau 2
Interprtation (microprogramme)
ou excution directe
Niveau 1
Couche microarchitecture
Matriel
Niveau 0
La couche microarchitecture
Des fonctions logiques volues sont
interconnectes :
Registres
Contrleur
Unit Arithmtique et logique
CPU: Structure
Dans les ordinateurs rels, le jeu dinstructions est
encod en binaire et la logique cble remplace le LM
Les registres
Registres LMC
Zones de mmorisation de linformation
internes au microprocesseur
Registres spcifiques:
2 registres pour la manipulation des instructions
Registres gnraux
Compteur de programme ( PC )
Cest un registre dadresses.
Contient ladresse de la prochaine instruction
excuter.
Incrment aprs lexcution de chaque instruction.
Peut tre chang lors de lexcution: instruction
jump.
Initialiser zro ou reset au dbut.
8
Le registre dinstruction ( IR )
Cest un registre de donnes. Il contient une
instruction excuter.
Op Code
Type de traitement raliser
ADD 99:
Adresse
Localisation des donnes
1 99
9
Accumulateur
11
Opration de la mmoire
Une unit Mmoire consiste en un ensemble
de cellules de stockage possdant une
adresse propre et pouvant stocker une
valeur binaire
MAR registre contenant ladresse de la
mmoire o sera stocke la donne
MDR registre contenant la
donne/Instruction a tre stocke/lu
12
Donne
7-13
13
Exemple MAR-MDR
7-14
14
Analogie visuelle
7-15
15
Cellule mmoire
7-16
16
Capacit Mmoire
Dtermine par deux facteurs:
1. Nombre de bits dans MAR
Registres
UAL
Unit de commande
Bus interne
Le bus de communication
mmoire/microprocesseur
La mmoire centrale
18
19
Mmoire
20
PC -> MAR
MDR -> IR
A -> MDR
PC +1-> PC
21
06
LDA 15
515
A M[15]
22
Fetch
Cest la phase de recherche et de
chargement de linstruction, pointe par
le compteur de programme PC dans le
registre instruction IR
Le contenu du PC est plac dans le
registre dadresses MAR
Laccs mmoire
PC -> MAR
99
PC:
06
IR: (prcdant)
MAR: 06
15:
10
06:
0
515
MDR: (prcdant)
A:
(prcdant)
kc
24
PC:
06
IR:
(prcdant)
MAR: 06
15:
10
06:
515
MDR: (prcdant)
A:
(prcdant)
kc
25
PC:
06
IR:
(prcdant)
MAR: 06
15:
10
06:
515
MDR: 515
A:
(prcdant)
kc
26
MDR -> IR
99
PC:
06
IR:
515
MAR: 06
15:
10
06:
515
MDR: 515
A:
(prcdant)
0
27
Execute
Analyse de linstruction
Lunit de commande dclenche la
squence de micro-instructions
ncessaires la ralisation de
linstruction
Incrmenter le compteur de programme
Dpend de linstruction
On continue lexemple : LDA 15
28
PC:
06
IR:
515
MAR: 15
15:
10
06:
515
MDR: 515
A:
(prcdant)
0
29
PC:
06
IR:
515
MAR: 015
15:
10
06:
515
MDR: 515
A:
(prcdant)
0
30
MDR = 10
99
PC:
06
IR:
515
MAR: 015
15:
10
06:
515
MDR: 10
A:
(prcdant)
0
31
PC:
06
IR:
515
MAR: 15
15:
10
06:
515
MDR: 10
A:
10
0
32
PC + 1 -> PC
99
PC:
07
IR:
515
MAR: 15
15:
10
06:
515
MDR: 10
A:
10
0
33
Fin !
99
PC:
07
IR:
515
MAR: 15
15:
10
06:
515
MDR: 10
A:
10
0
34
PC -> MAR
MDR -> IR
MDR -> A
PC + 1 -> PC
35
Maintenant:
07 ADD 18
M[18] = 71, le reste est le mme
36
PC -> MAR
99
PC:
07
IR:
515
MAR: 07
MDR: 10
A:
10
18: 71
15: 10
07: 118
06: 515
0
37
PC:
IR:
515
MAR: 7
MDR: 10
A:
10
18: 71
15: 10
07: 118
06: 515
0
38
PC:
IR:
515
MAR: 7
MDR: 118
A:
10
18: 71
15: 10
07: 118
06: 515
0
39
MDR -> IR
99
PC:
IR:
118
MAR: 7
MDR: 118
A:
10
18: 71
15: 10
07: 118
06: 515
0
40
PC:
IR:
118
MAR: 18
MDR: 118
A:
10
18: 71
15: 10
07: 118
06: 515
0
41
M[MAR] accd
99
PC:
IR:
118
MAR: 18
MDR: 118
A:
10
18: 71
15: 10
07: 118
06: 515
0
42
PC:
IR:
118
MAR: 18
MDR: 71
A:
10
18: 71
15: 10
07: 118
06: 515
0
43
PC:
IR:
118
MAR: 18
MDR: 71
A:
81
18: 71
15: 10
07: 118
06: 515
0
44
PC = PC + 1
99
PC:
IR:
118
MAR: 18
MDR: 71
A:
81
18: 71
15: 10
07: 118
06: 515
0
45
PC -> MAR
MDR -> IR
A + MDR -> A
PC + 1 -> PC
46
PC -> MAR
MDR -> IR
47
LMC Fetch/Execute
SUB
IN
OUT
HLT
PC MAR
PC MAR
PC MAR
PC MAR
MDR IR
MDR IR
MDR IR
MDR IR
IR[adr] MAR
IOR A
A IOR
A MDR A
PC + 1 PC
PC + 1 PC
PC + 1 PC
BR
Branchement conditionnel
PC MAR
PC MAR
MDR IR
MDR IR
IR[adr] PC
49