Cours d’architecture des ordinateurs

CHAPITRE II : LES MICROPROCESSEURS

Introduction

Dans le chapitre précédent , nous avons vu que l’ordinateur était composé

principalement de la mémoire centrale et du processeur. La mémoire centrale permet de
stocker l’information, tandis que le processeur exécute pas à pas les instructions composant
les programmes.
Ainsi l’unité centrale de traitement (CPU : Central Process Unit) , encore appelé processeur
ou microprocesseur est l’élément de l’ordinateur qui interprète et exécute les instructions
d’un programme .
Un programme est une suite d'instructions élémentaires, qui vont être exécutées dans
l'ordre par le processeur. Ces instructions correspondent à des actions très simples, comme
additionner deux nombres, lire ou écrire une case mémoire, etc.
Chaque instruction est codifiée en mémoire sur quelques octets.

I. Description du processeur
Un processeur est circuit électronique à très haute densité d’intégration (ULSI : Ultra
Large Scale Integration) qui peut compter quelques dizaines
de millions de transistors.
Le CPU se compose de deux unités fonctionnelles : l’unité de commande et l’unité de calcul.

Figure 10 :Schéma simplifié d’un processeur.

La figure 10 représente l'architecture interne simplifiée d'un CPU à accumulateur. On
y distingue l'unité de commande, l'UAL, et le décodeur d'instructions, qui à partir du code
de l'instruction lu en mémoire actionne la partie de l'unité de commande nécessaire.
Les informations circulent à l'intérieur du processeur sur deux bus internes,
l'un pour les données, l'autre pour les instructions.

1
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

- ACC : Accumulateur ;

- RTUAL : Registre Tampon de l'UAL ;

- Registre d'état ou PSW (Program Status Word) ;

- RI : Registre Instruction;

- IP : Instruction Pointer ou Compteur de Programme ;

- RTA : Registre Tampon d'Adresse.

Les signaux de commandes permettent au processeur de communiquer avec les

autres circuits de l'ordinateur. On trouve en particulier le signal R/W (Read/Write), qui est
utilisé pour indiquer à la mémoire principale si l'on effectue un accès en lecture ou en écriture.
Le processeur est relié à l'extérieur par les bus de données et d'adresses, le signal d'horloge et
les signaux de commandes.

Toutes ces unités fonctionnent au même rythme, à une cadence imposé par une
horloge généralement externe au CPU.
A chaque cycle d’horloge, chaque unité va ouvrir ou fermer certaines portes pour déplacer,
lire , écrire, comparer, additionner des bits .Ceci se fait en fonction d’ordres donnés par
l’unité de contrôle .Ces ordres dépendent de l’instruction à exécuter.

RAPPELS
Les informations traitées par un microprocesseur sont de différents types (nombres,
instructions, images, vidéo, etc…) mais elles sont toujours représentées sous un format
binaire. Seul le codage changera suivant les différents types de données à traiter. Elles sont
représentées physiquement par 2 niveaux de tensions différents.
En binaire, une information élémentaire est appelé bit et ne peut prendre que deux valeurs
différentes : 0 ou 1.
Une information plus complexe sera codée sur plusieurs bits. On appelle cet ensemble un
mot. Un mot de 8 bits est appelé un octet.

Représentation d’un nombre entier en binaire :

Les nombres sont exprimés par des chiffres pouvant prendre deux valeurs 0 ou 1. A chaque
chiffre est affecté un poids exprimé en puissance de 2.

Ex : (101)2 = 1x 2² + 0x21 + 1x20 = ( 5 )10

Représentation d’un nombre entier en hexadécimal :

Lorsqu’une donnée est représentée sur plus de 4 bits, on préfère souvent l’exprimer en
hexadécimal. Les nombres sont exprimés par des chiffres et des lettres pouvant prendre 16
valeurs : 0123456789ABCDEF
A chaque chiffre est affecté un poids exprimé en puissance de 16.

I.1. Horloge, fréquence d’horloge

Une horloge est un système logique , piloté par un oscillateur qui émet
périodiquement une série d’impulsions .Ces signaux périodiques constituent le cycle de base.
Toute l’activité de l’ordinateur est cadencée par une horloge unique, de façon à ce que tous les
circuits électroniques travaillent ensembles.

2
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

La fréquence est le nombre de fois qu’un signal se reproduit par rapport à lui-même
en une seconde ; unité Hertz(Hz)
La fréquence d’horloge de l’ordinateur s'exprime en MHz (millions de
battements par seconde). Par exemple, un ordinateur \PC Pentium 133" possède
un processeur de type Pentium et une horloge à 133 MHz(c'est-à-dire 133 millions
d’impulsions par seconde).
Le cycle CPU est le temps d’exécution de l’instruction la plus courte.

I.2.Les registres

Le nombre et le type des registres implantés dans une unité centrale de traitement ont
une influence sur la programmation et les performances de la machine.
Les registres fondamentaux, que l’on retrouve sur toutes les machines ou presque sont :

- le compteur ordinal (CO) ou IP (Instruction Pointer) ou PC(Program Counter)

- le registre d’instruction (RI)
- l’accumulateur (ACC)
- les registres généraux (
- les registres d’index (XR)
- les registres de base (RTA)
- le registre d’état ou PSW (Program Status Word)
- le registre pointeur de pile (PP)

a. Le compteur ordinal (IP, PC, CO)

Ce registre contient l'adresse de l'emplacement mémoire où se situe la prochaine

instruction à exécuter. Après chaque utilisation, il est automatiquement incrémenté du nombre
de mots correspondant à la longueur de l’instruction traitée : le programme est exécuter en
séquence.

b. Le registre d’instruction (RI)

C’est le registre de destination dans lequel, le CPU transfert l’instruction suivante à partir de
la mémoire .Sa taille dépend du format des instructions machines.
En d’autres termes, le RI contient le code de l'instruction en cours d'exécution (lu en mémoire
via le bus de données).

c. L’accumulateur (ACC)

L’accumulateur est un registre de l’UAL. Il a de nombreuses fonctions. Il peut

contenir un des deux opérandes avant l’exécution et recevoir le résultat après.
Il peut servir de registre tampon pour les opérations d’entrées sorties. Sur la figure 10 nous
avons l’accumulateur ACC et le RTUAL qui est un registre tampon de l'UAL, il stocke
temporairement l'un des deux opérandes d'une instruction arithmétique.

d. Les registres généraux

Ils permettent de limiter les accès à la mémoire, ce qui accélère l’exécution d’un
programme. Ils peuvent conserver les informations utilisées fréquemment, des résultats
intermédiaires, …etc.

3
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

e. Les registres d’index (XR)

Ils peuvent être utilisés comme des registres généraux mais ils ont une fonction
spéciale utilisée pour l’adressage indexée (que nous verrons lors de l’étude du
microprocesseur 68000).

f. Les registres de base

A l’intérieur d’un programme on ne fait référence qu’à des adresses relatives. Par
contre, l’unité centrale a besoin de connaître les adresses physiques où se situent réellement
instructions et données.
Le rôle des registres de base est de permettre le calcul des adresses effectives. Un registre de
base contient une adresse de référence. L’adresse physique est obtenue en additionnant au
champ adresse de l’instruction, le contenu du registre de base.
Le registre de base est encore utilisé quand le nombre de bits du champ adresse ne permet pas
d’accéder à toute la mémoire (sur la figure 10 il y a e RTA Registre Tampon d'Adresse,
utilisé pour accéder à une donnée en mémoire.
et le registre d’adresse).

g. Le registre d’état (PSW)

Une partie des bits de ce registre, aussi appelé registre condition, constitue des
drapeaux (flags) qui indiquent certains états particuliers (Négatif, Zéro, Positif ,Carry,
Overflow) .
Ces bits indicateurs, peuvent être testés pour déterminé la suite du déroulement du
programme : branchement conditionnels.

h. Le pointeur de pile (PP)

Une pile est une zone mémoire dans laquelle les informations sont rangées de façon
contiguë. Le pointeur de pile (StackPointer : SP) indique le sommet de la pile : position de la
dernière information enregistrée.
Dans certaines machines, le pointeur de pile indique la position où sera mémorisée la
prochaine donnée.
Lorsqu’une donnée est enregistrée dans la pile elle est placée à l’adresse qui suit celle du
dernier mot stocké. Après l’opération le pointeur de pile est incrémenté.
Lorsqu’une donnée est retirée de la pile il correspond à la dernière information qui y a été
entrée. Après l’opération le pointeur de pile est décrémenté. Une pile est réservée à l’usage de
l’unité centrale, en particulier pour sauvegarder les registres et l’adresse de retour en cas
d’interruption ou lors de l’appel d’une procédure.

II . Fonctionnement du processeur
Les opérations de la CPU sont déterminées par les instructions qu'elle exécute. L'ensemble
des instructions qu'une CPU particulière peut exécuter est appelé jeu d'instruction de la CPU.
Chaque type de machine possède donc un jeu d'instructions et une CPU spécifique.

4
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

II .1. Le cycle d’instruction d’un processeur

Le cycle de l’instruction d’un processeur est de la façon dont celui-ci exécute une
instruction selon l’algorithme suivant :

Début
CO 0
Tant que alimenté Faire
RI instruction d’adresse CO (fetch) : l'instruction est lue
depuis la mémoire
Décoder le contenu de RI (decode) : l'instruction est décodée
pour déterminer à quelle action elle correspond.
Exécuter l’instruction (execute) :
• recherche des données (fetch data) : l'exécution de
l'instruction peut demander la lecture de données dans la mémoire
ou depuis un module d'E/S
• traitement des données (process data) : l'exécution de
l'instruction peut demander des opérations arithmétiques ou
logiques sur les données
• écriture des données (write data) : l'exécution de l'instruction
peut demander l'écriture du résultat dans la mémoire ou depuis un
module d'E/S

Fin tant que

Fin.
Toutes les machines ont un schéma d'exécution similaire, qui consiste donc à exécuter la
boucle simplifiée suivante :
Répéter
o fetch
o decode
o execute
Jusqu’à fin alimentation.

Chaque ordinateur permet un mécanisme selon lequel un module (E/S, mémoire) peut
interrompre le déroulement normal de ce cycle. Si une interruption survient, l'état courant
(principalement le compteur ordinal) est sauvegardé et l'interruption est traitée (i.e.,
l'exécution est détournée sur une suite d'instructions traitant l'interruption, appelée routine
d'interruption).
Le nouveau cycle commence par le fetch de la première instruction de la routine
d'interruption.

II.2. Structure d’une instruction machine

Une instruction au niveau machine fournit à l’unité centrale de traitement toutes les
informations nécessaires pour déclencher une opération élémentaire : type d’action, où
trouver le ou les opérandes, où ranger le résultat….etc.
Ainsi une instruction doit contenir des informations requises par la CPU pour son
exécution :

5
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

• le code opération : un code (binaire) identifiant l'opération à exécuter, appelé opcode

• la référence aux opérandes sources : une ou plusieurs adresses faisant références aux
opérandes paramètres de l'opération (qui peuvent provenir de la mémoire, d'un registre
de la CPU, ou d'un périphérique),
• la référence à l'opérande résultat : l'opération peut produire un résultat et référencer
explicitement ce résultat.
• la référence à la prochaine instruction : indique à la CPU où chercher l'instruction
suivant l'exécution de l'instruction courante (elle peut être implicite, c'est le cas
lorsque l'instruction suivante est contigüe à l'instruction courante).

Sur certaines machines, les instructions sont toutes de même longueur , sur d’autres cette
longueur peut varier avec le code opération ou le mode d’adressage.
Durant l'exécution d'une instruction, celle-ci est chargée dans le registre d'instruction (RI) de
la CPU, qui doit en extraire les différents champs.
Cette séquence de bit admet une représentation symbolique, où l'opcode est représenté par
une abbréviation appelée mnémonique. Chaque opcode admet une représentation binaire fixe.
Quelques exemples de mnémonique : Move ; Load ; Store ;Add ; Mul ; Div ; Sub ; Push ;
Pop ;…..

Chaque instruction est représentée par une séquence de bits, découpée en champs. Il y a
différents formats d'instruction selon le nombre de parties réservées aux opérandes. Une
instruction comporte plusieurs champs. On emploie souvent l’expression machine à n
(n=0,…,4) adresses pour indiquer le format de l’instruction utilisé par la machine.

a. Machine à 4 adresses

Ce format a été utilisé dans les premiers ordinateurs, l’instruction comporte :

- un champ pour le code opération
- quatre champs d’adresses : adresse du 1er opérande, adresse du 2ème opérande, adresse
où doit être rangé le résultat, adresse de l’instruction suivante.

b. Machine à 3 adresses

Dans cette instruction, le champ de l’instruction suivante a été supprimé, car c’est le
compteur ordinal qui est chargé de calculer cette adresse.

c. Machine à 2 adresses

Le champ adresse du résultat a été supprimé , l’adresse du résultat sera rangée à la place
de celle du deuxième opérande. L’instruction ne contient que deux adresses.

6
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

d. Machine à 1 adresse

Dans ce cas le format de l’instruction ne contient qu’une seule adresse, c’est l’adresse du
premier opérande. Le deuxième opérande se trouve dans l’accumulateur, donc pas besoin de
son adresse.
Le résultat est placé à son tour dans l’accumulateur.

d. Machine à zéro adresse (ou à pile)

Le mécanisme d’une telle machine utilise le fonctionnement d’une pile.

Pour gérer la pile, on utilise deux instructions à une adresse :
- LOAD X : cette instruction permet de placer X au sommet de la pile (empilement)
- STORE Y : cette instruction permet de stocker, en mémoire à l’adresse Y, la valeur
qui se trouve au sommet de la pile (dépilement).

Exemple :

On considère l’instruction suivante qui réalise l’opération de deux nombres : 20+17,

sachant que :
- L’adresse de l’instruction d’addition est 190
er
- L’adresse du 1 opérande (20) est 200
- L’adresse du 1er opérande (20) est 205
- L’adresse du résultat est 220
- L’adresse de l’instruction suivante est 191

Ainsi pour la machine à 4 adresses on a :

Le contenu du registre d’instruction RI est le suivant

Le contenu de la mémoire centrale est le suivant

Pour la machine à 3 adresses on a

Le contenu du registre d’instruction RI est le suivant

7
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

Le contenu de la mémoire centrale est le suivant

Le contenu du compteur ordinal est : 191

Pour la machine à 2 adresses on a

Le contenu du registre d’instruction RI est le suivant

Le contenu de la mémoire centrale

Avant exécution Après exécution

Le contenu du compteur ordinal est : 191

Pour la machine à 2 adresses on a :

Contenu du RI : Contenu de la mémoire

Contenu de l’accumulateur

Avant exécution Après exécution

Le contenu du compteur ordinal est : 191

8
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

Les instructions qu’on retrouve dans toute machine peuvent être classées comme suit :
- Les instructions de transferts de données : entre la mémoire et les registres (load,
store), entre registre et registres (move) ;
- Les instructions de traitement de données : les opérations logiques (And, Or, Not,
Xor), et opérations arithmétique (Add, sub,mul,div) ;
- Les instructions de contrôle : branchements conditionnels ou non, appel de
procédure ;
- Les instructions d’entrées sorties.

II.3. Les modèles de programmation

Le modèle de programmation d’un processeur définit la manière dont les instructions

accèdent à leurs opérandes et leur façon d’être écrites dans le langage assembleur du
processeur.
Sur la plupart des machines, on distingue deux modèles de programmation :
- les architectures à registres généraux
- Les architectures à pile.

a. L’architecture à registres généraux

Dans ce type d’architecture, les instructions lisent leurs opérandes dans des registres et y
écrivent leurs résultats.
Cet ensemble de registres est appelé fichier de registres généraux.
Les instructions doivent spécifier les registres qui contiennent leurs opérandes d’entrées et
celui dans lequel leur résultat doit être écrit.

9
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

Exemple :
- ADD R1 , R2 , R 3 : instruction d’addition à 3 opérandes (R1 destination ; R2 1er
ème
opérande, R3 2 opérande ) .

- MOVE R4 , R5 : Instruction de transfert à 2 opérandes (R4 destination , R5

source)

- LD R6, (R7) : instruction de chargement de la mémoire vers un registre (R6

destination, (R7) registre contenant l’adresse à partir de laquelle le chargement doit
être effectué).

- ST R8, (R6) : instruction de stockage (R8 registre contenant l’adresse de

stockage, R6 registre contenant les données à écrire.

b. L’architecture à pile

Dans ce type d’architecture, les instructions lisent leurs opérandes et écrivent leurs résultats
dans la pile (LIFO : Last In First Out). Comme on l’a déjà vu au niveau de l’instruction à
zéro adresse, une pile est une structure de données qui obéit au principe « le dernier qui entre
est le premier qui sort ».
La pile utilise deux instructions de base : PUSH et POP :
- L’opération PUSH permet de placer une donnée au sommet de la pile en poussant les
données précédentes d’un cran vers le bas.
- L’opération POP retire la valeur du haut de la pile pour être utilisé comme entrée
d’une instruction.
Exemple :
On considère le jeu d’opérations suivant :
PUSH # 5
PUSH # 2
POP
PUSH # 6

Etats de la pile :

II.4. Les modes d’adressage

Le mode d’adressage nous renseigne sur la manière dont l’instruction adresse ses opérandes.
Un champ d’adresse d’une instruction peut référence un mot mémoire ou un registre.
On présentera ici quelques modes d’adressage et on expliquera la manière dont ils opèrent.

10
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

Le mode d’adressage peut être partie intégrante du champ adresse ou défini par le code
opération lorsque celui impose un type déterminé.

a. L’adressage immédiat

Dans ce cas, l’opérande est contenu dans le champ adresse de l’instruction.

Exemple :
MOV R2, # 5 : après exécution le contenu de R2 est 100.

b. L’adressage direct

Dans ce cas, le champ adresse de l’instruction contient l’adresse effective de l’opérande en

mémoire.

Exemple :
MOV R1, 100 : cette instruction met dans le registre R1, l’opérande qui se situe à l’adresse
100 en mémoire.

Le contenu de R1 est 120

c. L’adressage indirect

Le champ adresse de l’instruction contient l’adresse d’un pointeur, c'est-à-dire, l’adresse

effective de l’opérande.
Exemple :

MOV R3, (R1)

Si l’on suppose que R1 contient la valeur 100, alors après l’instruction MOV R3 , (R1)
R3 contiendra la valeur 120.

11
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

d. L’adressage relatif

L’adresse de l’opérande est obtenue en additionnant le contenu du compteur ordinal (CO) au

contenu du champ adresse de l’instruction.
Ce type d’adressage est utilisé, en général dans les instructions de branchement.

Exemple :
BR 50

Supposons que le contenu du compteur ordinal est 100.

Alors l’adresse de l’opérande est 100 + 50. C’est-à-dire que l’opérande est 320.

e. L’adressage indexé

Dans ce type d’adressage, l’adresse de l’opérande est calculée en additionnant le contenu du

champ adresse de l’instruction au contenu du registre d’index.
Ce type d’adressage est utilisé pour les tableaux, l’index permet de référencer un élément dans
le tableau.

Exemple :

f. L’adressage basé

L’adresse de l’opérande est obtenue en additionnant le contenu du registre de base au contenu

du champ adresse de l’instruction.
Le registre de base contient l’adresse du début d’un bloc de 2K mots.
Le champ adresse de l’instruction contient le déplacement dans le bloc.

12
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

REMARQUE :
- Les trois derniers modes d’adressage (relatif, indexée, basée) travaillent sur le principe
suivant : l’adresse effective est calculée sur la base du champ d’adresse de
l’instruction qu’on additionne à un déplacement
Adresse effective = base + déplacement

- On peut toujours combiner les modes d’adressage pour en obtenir d’autres. Par
exemple adressage indirect indexée.

III. Caractérisation d’un processeur d’un système informatique

Les éléments caractéristiques à prendre en compte dans l’étude comparative des

processeurs pour un système informatique sont :

III. 1. Le fabriquant

AMD, INTEL, IBM, MOTOROLA.

III.2. Le conditionnement (emballage)

De la 1ère génération à la 3ème génération les processeurs étaient directement soudés
sur la carte mère. A partir de la 4ème génération plusieurs types de connecteurs ont vu le jour.
Single Edge Connector (SEC) ce sont des processeurs en forme de cartouche (Puce +
cartouche ventilateur), Pin Grid Array (PGA) ce sont des processeurs en forme de boîtier, Flip
Chip Grid Array (FC-PGA), Plastic Pin Grid Array (PPGA).

III.3. L’alimentation électrique

Les Pentiums étaient limités à 66MHz car les fréquences supérieures provoquaient
des surchauffes de la puce. INTEL a développé des procédés permettant de faire baiser
l’alimentation des processeurs afin de parvenir à des fréquences supérieures. Cette
technologie consiste à diminuer l’épaisseur des micro éléments de Si gravé sur les puces :
- 0,8µm donne 5V
- 0,6 µm donne 3,3 V
- 0,25 µm donne 2,5 V
Et de nos jours nous sommes à 0,18 µm pour 1V et c’est ainsi que nous avons des processeurs
qui tournent à 1GHz.

III.4. La taille des opérandes traités par l’UAL.

8bits, 16bits, 32 bits, 64bits.

III.5. Quantité de mémoire centrale adressable

La longueur des instructions par rapport à celle du mot mémoire influence le temps de
traitement : il faut tenir compte du temps de transfert des mots qui constituent l’instruction.
1Mo, 4Go, 64 Go, 64To….

13
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

III.6. Quantité d’unités d’échanges adressables.

Ports d’entrées sorties permettant de communiquer avec les composants périphériques autres
que le processeur.

III.7. Unités de traitement complémentaires.

Floating Point Unit (FPU), MultiMedia eXchange (MMX), cache mémoire.

Les Overdrives sont des processeurs permettant d’augmenter les performances d’un
ordinateur.Ils sont installé sur un support prévu à cet effet. Ils peuvent dans certains cas se
substituer au processeur d’origine existant.
Le DSP (Digital Signal Processor) ou processeur de signal numérique est une puce spécialisée
dans certains calculs. Il sert à gérer des sons, des images, ou à décoder des informations
circulant par modem.

III.8.8 La fréquence d’horloge.

Nous distinguons la fréquence interne du processeur qui est sa fréquence de
fonctionnement interne, et la fréquence système qui est la fréquence à laquelle le processeur
communique avec les éléments qui lui sont externes tel que la mémoire cache……
4MHz, 500MHz, 1,2 GHz, 2,4GHz……

III.9.Le jeu d’instruction du processeur.

La longueur et le format des instructions sont très importants dans l’architecture du

processeur. Il existe deux types d’architecture :
- Les architectures RISC (Reduced Instruction Set Computing), ses caractéristiques
sont :
• une seule instruction par cycle d’horloge
• opérations de registres à registres
• modes d’adressage simples et peu nombreux
• taille d’instructions fixe avec des champs fixes.
Avantages : Instructions et unités de contrôle simples, gain au décodage des instructions
pipeline plus efficace.
- les architectures CISC (Complex Instruction Set Computing), sont réputées avoir
des instructions très complexes. On note :
• un gain en performances pour l’exécution d’instructions spécialisées
• des temps de décodage importants
• pipeline peu efficace
• instructions complexes rarement exploitées.

III.10. Modes d’exécution autorisés.

Il existe plusieurs modes d’exécution autorisés par un processeur :

- Le mode séquentiel : à chaque cycle d’horloge, seule une unité du processeur est mise
en œuvre.
- Le mode pipeline : qui consiste à faire travailler à la chaîne les différentes unités
fonctionnelles en vue de diminuer le temps d’exécution d’une instruction .
- Le mode Superscalaire : qui consiste à faire travailler plusieurs unités fonctionnelles
en parallèle dans le processeur.

14
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

REMARQUES :
- Le bit : c’est la plus pettite quantité d’information en informatique, c’est l’unit é de
l’information
- L’octet : c’est un ensemble de 8bits
- La fréquence : c’est le nombre de fois qu’un signal se reproduit par rapport à lui-
même en une seconde.
- La puissance : La puissance d’un processeur se quantifie par rapport aux nombres
d’instructions ou opérations élémentaires que celui-ci peut exécuter en une seconde ,
l’unité est le MIPS(Millions Instructions Per Second) ; P= fréquence / nombre de
période pour exécuter une instruction
- La capacité représente le nombre total de bits d’une mémoire
- Le format correspond à la longueur des mots ; 1ko = 1024 octets ;1Mo = 1024Ko.

Figure 11 : Exemples de microprocesseurs

15
BAMBARA/DIALLO Fouziatou
 Cours d’architecture des ordinateurs

II.11. Le support
On distingue deux grands types de supports : les sockets et les slots. Les sockets sont des
supports ZIF ou LIF.

Support Types de processeur

Utilisé sur les cartes mères 486, il
ZIF 1 possède 168 à169 broches
Utilisé sur les cartes mères 486, il
ZIF2 possédait 239 broches

Support typique des processeurs

ZIF3 48666 comptant 237 broches

Support utilisé par les premiers

ZIF4 Pentiums (60e 66MHz)

Support utilisé par les Pentiums de

ZIF5 la série P54C jusqu’à 166Mhz. Il
possédait 320 broches.

Utilisé sur les cartes mères 486, il

ZIF6 possédait 235 broches et était rare

Il s’agit d’une expansion de ZIF 5,

destiné aux machines de plus de
166MHz. Une broche a été ajoutée
pour le support de l’overdrive
ZIF7 P55CT. C’est le support standard
pour les processeurs AMD K6 et
CYRIX 6x86MX

ZIF8 Support destiné au Pentium Pro.

Accueille les Céléron au-delà de

ZIF370 400MHz et les Pentiums III
Slot 1 Accueille les Pentiums II, III
jusqu’à 400MHz
Slot 2 Accueille les Pentiums IV ……

Tableau 9 : support indiqué pour chaque type de processeur.

16
BAMBARA/DIALLO Fouziatou