République Tunisienne Institut Supérieur

Ministère de l'Enseignement Supérieur des Etudes Technologiques

et de la Recherche Scientifique de Radès
Direction Générale
des Etudes Technologiques Session : ……….……………….

Nom : ………………………………………….. Prénom : ……………..……….…………….. Classe : ……..………..

N°C.I.N. : ……………………………...…….… Salle : …….……………………… N° place : ………………………
Signature de l'étudiant
Epreuve de : ………………………………………………..
…………………………… Date : ……………………………….……………………….

Epreuve de : Systèmes logiques
Corrigé

Réponses de l'exercice N°1 :

1. Table de vérité :

FV (V,C,R,A) = m(1,2,3,4,5,6,7,8,9,
10,11,12,13,14,15)

FC (V,C,R,A) = m(4,5,6,7,12,13,14,15)

FR (V,C,R,A) = m(2,10)

FA (V,C,R,A) = m(1,3,9,11)

2. Simplification des équations des sorties :

= + + + =

Page 1/6
 Ne rien écrire dans cette zone

= =

3. Logigramme de la fonction FV à base de portes NOR.

= + + +
= ↓ ↓ ↓
=( ↓ ↓ ↓ )↓

4. Réalisation de la fonction FR à base d'un 5. Réalisation de la fonction FC à base d'un

décodeur 4 vers 16. multiplexeur 16 vers 1.

FR (V,C,R,A) = m(2,10) FC (V,C,R,A) = m(4,5,6,7,12,13,14,15)

Page 2/6
 Ne rien écrire dans cette zone

6. Réalisation de la fonction FA à base d'un multiplexeur 8 vers 1.

FA (V,C,R,A) = m(1,3,9,11)

Réponses de l'exercice N°2 :

1. Additionneur complet

1.1 Table de vérité : 1.3 Schéma de réalisation à base d'un

décodeur 3 vers 8.

Si =m(1,2,4,7)

Rs =m(3,5,6,7)

1.2 Equations des sorties Si et Rs

= + ̅ + ̅ +

= + + ̅ +

Page 3/6
 Ne rien écrire dans cette zone

1.4 Schéma de réalisation d'un additionneur 4 bits

2.
2.1 Etude du comparateur :

a. Table de vérité : b. Equation simplifiée de la sortie C :

= + = ( + )

c. Logigramme:

2.2
a. = + ; = +

Page 4/6
 République Tunisienne Institut Supérieur
Ministère de l'Enseignement Supérieur des Etudes Technologiques
et de la Recherche Scientifique de Radès
Direction Générale
des Etudes Technologiques Session : ……….……………….

Nom : ………………………………………….. Prénom : ……………..……….…………….. Classe : ……..………..

N°C.I.N. : ……………………………...…….… Salle : …….……………………… N° place : ………………………
Signature de l'étudiant
Epreuve de : ………………………………………………..
…………………………… Date : ……………………………….……………………….

Epreuve de : Systèmes logiques

(suite question 2.2)

b. Analyse du fonctionnement

a3 a2 a1 a0 b3 b2 b1 b0 R3 S3 S2 S1 S0 C E R Y0 X3 X2 X1 X0

0 1 0 1 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 1

1 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 0

0 1 1 1 1 0 0 1 1 0 0 0 0 0 1 0 1 0 1 1 0

1 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 1 1 0 0 0

Tableau 1

c.

A=a3a2a1a0 B=b3b2b1b0 R3 S=S3S2S1S0 C E R Y=Y0 X=X3X2X1X0

5 4 0 9 0 0 0 0 9

8 2 0 10 1 1 1 1 0

7 9 1 0 0 1 0 1 6

9 9 1 2 0 1 0 1 8

Tableau 2

d. Rôle du circuit : C'est un additionneur DCB.

Page 5/6
 Ne rien écrire dans cette zone

2.3 Etude du transcodeur 2

a. Table de vérité

Y0 a b c d e F g

0 1 1 1 1 1 1 0
1 0 1 1 0 0 0 0

b. Equations des sorties :

a= b=1 c=1 d=

e= f= g=0

c. Logigramme :

Page 6/6