MOHAMED AMINE MIORQI

MOHAMED AMINE HADDAD

 TP.2
on va realiser le montage X suivant en utilisant la foncion
logique NONET sous forme du package

Creer un nouveau projet

Creer un fichier source comme suit :
TP.2
 TP.2
creer un fichiers source comme suit :

CREER UN FICHIER SOURCE COMME SUIT :

 TP.2

Creer un deuxieme fichier nomme : DEC2to4 qui utilisera la

fonction NONET
 TP.2

Utilisation de la simulationsur le “TestBench”

pour generer les “stimulus”d’un code VHDL , on peut utiliser le
simulaateur ISE simulateur avec la creation des test bench :
un test bench applique alors des stimuli sur les entrees du
circuit a tester
le test bench est un programme vhdl
l’entite du test bench est vide . elle ne dispose n d’entrees
ni de sorties
 TP.2
Creer un nouveau projet , premier fichier source.

Le premier fichier source est celui qui decrit le circuit avec une
discription VHDL. le fichier nomme << addit.vhd>> est alors
comme suit :
 TP.2
Creer un nouveau projet , premier fichier source.

Le premier fichier source est celui qui decrit le circuit avec une
discription VHDL. le fichier nomme << addit.vhd>> est alors
comme suit :

le deuxieme fichier source a creer est destine a construire les

signaux de tests c’est ce qu’on appelle un Test Bench , on
choisit comme sui VHDL TEST BENCH et l’on nommera
addit_tb
 TP.2
la fenetre suivante s’affiche qui invite a selectionner la
source a laquelle sera associe la nouvelle source
Testbench . ici il ya dans notre projet qu’une seule
source addit

1. On clique sur <<Next>>

2. La fenetre suivante s’affiche ou il y a la synthese de
creation de la source testbench
 TP.2
Un code de base apparait et on peut le changer comme
suit :

La fenetre ci dessous apparait avec la generation automatique

des signaux d’entrees et de sortie
 TP.2
MUX 4 vers 1:
TP.2
TP.1
 Conclusion

EN CONCLUSION, CE TP EN VHDL A ÉTÉ UNE

EXPÉRIENCE ENRICHISSANTE QUI NOUS A PERMIS
DE METTRE EN PRATIQUE NOS CONNAISSANCES
THÉORIQUES EN CONCEPTION ET SIMULATION DE
CIRCUITS NUMÉRIQUES. À TRAVERS LES
DIFFÉRENTES ÉTAPES, DE LA MODÉLISATION À LA
SIMULATION EN PASSANT PAR LA SYNTHÈSE, NOUS
AVONS PU APPRÉHENDER LES PRINCIPES
FONDAMENTAUX DE LA DESCRIPTION MATÉRIELLE
DES SYSTÈMES NUMÉRIQUES. NOUS AVONS
ÉGALEMENT PU CONSTATER L'IMPORTANCE DE LA
RIGUEUR DANS LA CONCEPTION DES CODES VHDL
POUR GARANTIR LE BON FONCTIONNEMENT DU
CIRCUIT ET ÉVITER LES ERREURS. EN OUTRE, CE TP
NOUS A SENSIBILISÉS AUX DÉFIS PRATIQUES
RENCONTRÉS DANS LE DÉVELOPPEMENT DE
PROJETS EN VHDL, TELS QUE LA GESTION DES
CONTRAINTES DE TEMPS ET DES RESSOURCES
MATÉRIELLES. EN SOMME, CETTE EXPÉRIENCE
NOUS A PERMIS D'ACQUÉRIR DES COMPÉTENCES
PRÉCIEUSES DANS LE DOMAINE DE LA CONCEPTION
DE CIRCUITS NUMÉRIQUES ET DE MIEUX
APPRÉHENDER LE PROCESSUS DE DÉVELOPPEMENT
DE SYSTÈMES ÉLECTRONIQUES.