ARCHI - ORD - C - 2 - Generalites - CPU 25-09-2018

ARCHITECTURE DES
ORDINATEURS
2)- Généralités : Micro-Processeurs &

Ordinateurs
https://fr.wikipedia.org/
https:// openclassrooms.com/
http://www.developpez.com/
https://interstices.info/
KeyWords::
‘Microprocessor architecture’ / ‘Design’ / ‘Interfacing …’
Généralités : MicroProcesseurs & Ordinateurs
OBJECTIFS/ « Aims » :
 Déduire & convenir d’une définition induite d’un « ordinateur ».
 Présentation de divers concepts et/ou terminologies rattachées à

l’ensemble « ordinateur » / « micro-processeur ».
ARCHI_ORD // Généralités_μP page :: 2

ETAPES & CONCEPTS :

 Définition (conventionnelle ou académique) d’un « ordinateur ».
 Grandes familles (INTEL, MOTOROLA, AMD, . . .) & familles de CPU
(compatibilité hiérarchique ‘x86’ - ) & Terminologies générales (fréq, NOpS,
langage ASM & L.E.) :
 Fréquence / Nops / J.I. / Pipeline & mise en (//) / Générations de CPU / .. .
 Machine de Von Neuman : Caractéristique principale : « Mise en mémoire
des programmes »
 Les processeurs « RISC » vs « CISC » (simplif format & instructions, restrict
modes adressages, limitations des accès aux instructions LOAD &STORE, …) ::
Des écoles de pensée & philosophies de conception !
 Schéma Synoptique fonctionnel : « Unité de contrôle, mémoire, E/S »
 AUTRES ?? : Les processeurs « vectoriels » et autres types (classification typologique

ou autre)

Définition (ordinateur)

Ordre // Ordonnance // ‘ateur’
Equipement // Machine
Ordre :: Organisation //
Diversité & Nombre //
Séquence Instructions

Ordinateur :: Equipement / machine (…, Turing, quantique,

ADN, neuronal, Optique ..), destinée au traitement (pour
exécution) séquentiel d’instructions diverses &
nombreuses (prg), codées en BINAIRE.
Ordinateur :: Equipement / machine (…, Turing, quantique, ADN,
neuronal, Optique ..), destinée au traitement (pour exécution)
séquentiel d’instructions diverses & nombreuses (prg), codées
en BINAIRE.
En 2015 : Ordinateur # CPU + RAM+ROM+HDD + Mother Board …

Terminologie générale
Microprocesseur :: Processeur intégré (miniaturisé) à l’échelle ‘Micron’ // Abv: ‘ CPU ‘

(Central Processing Unit)
Processeur :: Circuit électronique destiné au traitement séquentiel d’une information
numérique (format binaire)
Famille (fabriquant):: INTEL, MOTOROLA, AMD, TI ..
Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution)

totale ou partielle; exple: ‘x86’
Fréquence :: Période inverse [ F (Hz)= 1/T(sec) ] // Nops :: Nombre Op / sec.
ASM & J.I. :: Respt. Langage & Ensemble d’instructions propres au CPU
Pipeline, Transistor, Registres, Modes d’adressage , formats des adresses …)





Pipeline, Transistor , Registres, Modes d’adressage , formats des adresses …)













Machine de Von Neuman
Caractéristique principale : « Mise en mémoire des programmes »
https://interstices.info/jcms/int_64540/le-modele-darchitecture-de-von-neumann
(par Sacha Krakowiak)

Schéma Synoptique fonctionnel d’un ordinateur
« Unité de contrôle, mémoire, E/S »

A RETENIR :
Définition « ordinateur »
 Définition INDUITE, Fonctionnelle puis matérielle. (slide_6)
 Définition inclue : (1) ‘séquentialité ’
(2) ‘Nombre d’instructions’ => PROGRAMME
(3) Condition nécessaire : ‘Représentation binaire’ de
l’info = ‘projection de l’état binaire’ du composant matériel = Innovation (1).
« Micro-Processeur »
 Composant (matériel & logiciel) CENTRAL de l’architecture = Innovation (2).
« Machine de Von Neumann »

 Conceptualisation de l’architecture : séparation des composants : ‘intelligence
std.’ vs ‘mémoire’ & ‘Redondance/répétitivité’ = Innovation (3).

Les processeurs « RISC » vs « CISC »
Des écoles de pensée & philosophies de conception !
 RISC : (simplif. format & instructions, restrict. modes adressages, limitations

des accès aux instructions LOAD & STORE, …) .
 CISC : (Complex. format & instructions, Multipl. modes adressages,

Diversification des instructions , …) .

Conclusion …
Suite avec CARACTERISTIQUES PRINCIPALES du iAPX ‘80286’

ARCHI - ORD - C - 2 - Generalites - CPU 25-09-2018

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

ARCHI - ORD - C - 2 - Generalites - CPU 25-09-2018

Transféré par

Droits d'auteur :

Formats disponibles

ARCHITECTURE DES

2)- Généralités : Micro-Processeurs &

 Déduire & convenir d’une définition induite d’un « ordinateur ».

 Présentation de divers concepts et/ou terminologies rattachées à

ARCHI_ORD // Généralités_μP page :: 2

ETAPES & CONCEPTS :

 AUTRES ?? : Les processeurs « vectoriels » et autres types (classification typologique

ARCHI_ORD // Généralités_μP page :: 3

ARCHI_ORD // Généralités_μP page :: 4

Ordre // Ordonnance // ‘ateur’

ARCHI_ORD // Généralités_μP page :: 5

Ordre // Ordonnance // ‘ateur’

Ordinateur :: Equipement / machine (…, Turing, quantique,

Ordre // Ordonnance // ‘ateur’

En 2015 : Ordinateur # CPU + RAM+ROM+HDD + Mother Board …

Microprocesseur :: Processeur intégré (miniaturisé) à l’échelle ‘Micron’ // Abv: ‘ CPU ‘

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution)

Pipeline, Transistor, Registres, Modes d’adressage , formats des adresses …)

ARCHI_ORD // Généralités_μP page :: 8

Microprocesseur :: Processeur intégré (miniaturisé) à l’échelle ‘Micron’ // Abv: ‘ CPU ‘

ARCHI_ORD // Généralités_μP page :: 9

Microprocesseur :: Processeur intégré (miniaturisé) à l’échelle ‘Micron’ // Abv: ‘ CPU ‘

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution)

Pipeline, Transistor , Registres, Modes d’adressage , formats des adresses …)

ARCHI_ORD // Généralités_μP page :: 10

Microprocesseur :: Processeur intégré (miniaturisé) à l’échelle ‘Micron’ // Abv: ‘ CPU ‘

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution)

Pipeline, Transistor , Registres, Modes d’adressage , formats des adresses …)

ARCHI_ORD // Généralités_μP page :: 11

Microprocesseur :: Processeur intégré (miniaturisé) à l’échelle ‘Micron’ // Abv: ‘ CPU ‘

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution)

Pipeline, Transistor , Registres, Modes d’adressage , formats des adresses …)

ARCHI_ORD // Généralités_μP page :: 12

Microprocesseur :: Processeur intégré (miniaturisé) à l’échelle ‘Micron’ // Abv: ‘ CPU ‘

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution)

Pipeline, Transistor , Registres, Modes d’adressage , formats des adresses …)

ARCHI_ORD // Généralités_μP page :: 13

Microprocesseur :: Processeur intégré (miniaturisé) à l’échelle ‘Micron’ // Abv: ‘ CPU ‘

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution)

Pipeline, Transistor , Registres, Modes d’adressage , formats des adresses …)

ARCHI_ORD // Généralités_μP page :: 14

Machine de Von Neuman

Caractéristique principale : « Mise en mémoire des programmes »

(par Sacha Krakowiak)

ARCHI_ORD // Généralités_μP page :: 15

Schéma Synoptique fonctionnel d’un ordinateur

« Unité de contrôle, mémoire, E/S »

ARCHI_ORD // Généralités_μP page :: 16

« Machine de Von Neumann »

ARCHI_ORD // Généralités_μP page :: 17

Les processeurs « RISC » vs « CISC »

Des écoles de pensée & philosophies de conception !

 RISC : (simplif. format & instructions, restrict. modes adressages, limitations

 CISC : (Complex. format & instructions, Multipl. modes adressages,

ARCHI_ORD // Généralités_μP page :: 18

Suite avec CARACTERISTIQUES PRINCIPALES du iAPX ‘80286’

ARCHI_ORD // Généralités_μP page :: 19

Vous aimerez peut-être aussi