Correction de la Série N°3 2IOT

2023-2024

Exercice 1 :

1) Ecrire1l'équation1logique de la1fonction S.

𝑺 = 𝑨𝑩 + 𝑪𝑫
2) Implémenté1ce circuit en1VHDL en utilisant1une architecture1structurelle.

Fichier N°1 : Fontion AND

Fichier N°2 : Fontion OR

1
 Fichier N°3 : Fichier global

Exercice 2 :

1) Réaliser un1additionneur1complet1en utilisant le HA1de 1 bit.

2) Décrire1cet additionneur1en langage VHDL1en utilisant une1architecture1structurelle

Fichier N°1 : Demi-additionneur

2
 Fichier N°2 : Fonction OR

Fichier N°3 : Fichier global

Exercice 3 :

Fichier N°1 : Mux

3
 Fichier N°2 : bascule_D

Fichier N°3 : Fichier global

4
Exercice 4 :

1) Décrire en 1VHDL1l’entité de1cette unitée

5
2) Ecrire le1code VHDL1correspondant1de son1architecture ( architecture flot de
donnée ) 1en utilisant la1structure WITH /1SELECT /1WHEN.

6
3) Ecrire le1code VHDL1correspondant de1son architecture1 (architecture
comportementale) 1en utilisant la1structure1Case.