Académique Documents
Professionnel Documents
Culture Documents
Exercice n0 :
Exercice n1 :
Pour commander une lampe l'aide d'un bouton poussoir unique, on se propose
de raliser un circuit une entre note B (le bouton poussoir), et une sortie note
L (la lampe) tel que :
la lampe s'allume en appuyant sur le bouton si elle tait teinte et reste
allume lorsqu'on lache le bouton ;
la lampe s'teint en appuyant sur le bouton si elle tait allume et elle reste
teinte lorsqu'on lache le bouton.
b)
c)
0
0
Bouton appuy
2 1 Lampe allume
0 4
1
1
Graphe des Phases
tat
1
2
3
4
0
1
3
3
1
1
2
2
4
4
tat
1
2
3
4
L
0
1
1
0
Matrice de Sortie
page 1
d)
e)
B
y1y2
00
01
11
10
0
00
11
11
00
1
01
01
10
10
y1y2
00
01
11
10
0
0
1
1
0
1
0
0
1
1
y1y2
00
01
11
10
0
0
1
1
0
1
1
1
0
0
00
01
11
10
g)
0
0
1*
1
0*
1
1*
1
0*
0
L1
B1
L = Y2
L2
B2
|0
input B2
|500
|1000
|1500
output L2
page 2
Exercice n2 :
Commande d'une pompe l'aide de deux boutons poussoirs (Marche-Arrt). Raliser le
circuit 2 entres M/A et une sortie P tel que :
En appuyant sur A,
a)
b)
c)
d)
e)
f)
g)
h)
b&c)
M/A
a)
Arrt
Appui
Bouton
Marche
11 Appui simultan
Arrt relach
10
00 01
10 00
Arrt
01
11 01
Appui simultan
Marche relach
01
Appui
Bouton
Arrt
00 01 11
5 *
- 4 * 3
* 5
5 *
1 6
* 5
tats
Mise en
Fonction
10
Arrt relach
10
Marche relach
Fonctionne
10 P
2 0
- 1
2 1
2 1
* 0
2 0
d)
M/A
00 01 11 10
a 2
b 5 Matrice des phases rduite
page 3
e)
f)
M/A
M/A
00 01 11 10
0 0 0 0 1
1 1 0 1 1
00 01 11 10
0 0 0 0 *
1 1 * 1 1
S=y
Calcul de la sortie
g)
M
P
A
h)
|0
input A
|250
|500
|750
input M
output (P)
-----
a
page 4
TD n2
Exercice n1 :
12 21 36 43 56 65
25 34
51 64
23 32
Ck
3
1
2
5
Y1
Y2
t1
t2
y1
y2
Ck
6
3
Y3 t3 y3
Y1 = y1y2 + Ck + y3
Y2 = y1 + y2y3
Y3 = y1 + Ck + y2y3
Q = y2
Q = y2 + y3
Ck
y1y2y3
000
001
011
111
101
100
110
010
111
111
111
111
101
101
101
111
111
011
011
110
001
100
100
111
Sortie
Q
0
0
1
1
0
0
1
1
1
1
0
0
1
1
1
1
page 1
0
1
1
0
Ck
1
1
Chronogramme de fonctionnement
Exercice n2 :
S1
CK
R1
Y1
S2
R2
Y2 = Q
Y1=S1.y1.R1=S1+y1.R1=S.Ck+y1.R.Ck
Y1=S.Ck+y1.R+y1.Ck
Y2=S2.y2.R2=S2+y2.R2=y1.S.Ck.R.Ck+y2.S.Ck.R.Ck.y1.R.Ck
Y2=y1.(S+Ck).(R+Ck)+y2.(S.Ck+R.Ck+y1.R.Ck)
Y2=y1.(S.R+Ck.(S+R)+Ck)+y2.(S.Ck+R.Ck+y1.R.Ck)
Y2=y1.(S.R+Ck)+y2.(S.Ck+R.Ck+y1.R.Ck) Applic. rgle A.X+A=A
page 2
CkSR
y1y2
00
00
01
00
11
11
10
11
00
00
4
11
11
00
00
11
11
0
110
10
00
11
01 12 00
01
11
00
11
11
10
100
000
001
0
Q=0
Ck=0
000
100
000
100
101
001
110
010
110
100
001
1
9
1
0
1
000
100
001
101
1
12
1
101
Reset
Ck
Ck
010
000
100
000
101
010
110
00
Set
11
11
010
10
Q=1
Ck=0
page 3
Exercice n3 :
K
Y2 = D
Y1
CK
x1
x2
x1=y1+CK.y2.K+CK.x2.J
x2=y2+CK.(y1+CK.y2.K+CK.x2.J)=y2+y1.CK
Donc x1=y1+CK.y2.K+CK.y2.J
Y1=x1+J.x2.CK+y2.K.CK=y1.(CK+y2+K).(CK+y2+J)+J.y2.CK+y2.K.CK
=y1.CK(1+J+K)+y1.y2.J+y1.J.K+y1.y2.K+CK.(J.y2+K.y2)
=y1.CK+J.(y1.y2+y1.K)+y1.y2.K+CK.(J.y2+K.y2)
Y2=x2+y1.CK=y2.(y1+CK)+y1.CK=y1.y2+CK.y2+CK.y1
CK J K
y1y2
00
00
01
11
11
11
10
00
00
01
11
10
14
10
01
01
01
00
10
16
10
00
11
00
11
15
10
12
13
11
11
00
00
8
11
11
00
00
7
11
11
00
Q
1
00
6
11
11
0
1
1
0
page 4
111
101
111
110
101
100
110
110
Q=1
111
000
010
12
100
001
100
11
000
001
000
010
001
011
Q=0
010
16
14
011
110
101
15
011
13
001
011
010
001
000
010
011
011
000
001
111
010
100
100
10
000
101
101
100
110
101
111
110
111
page 5
TD n3
On considre un dispositif tel que celui qui est schmatis sur la figure
suivante :
X et Y sont deux moteurs aliments par les relais de mme nom. Quand X
est aliment, le chariot C se dplace de A vers B, quand Y est aliment, le
chariot C se dplace en sens inverse. A et B sont des relais de fin de
course. M est un capteur situ sur le point mdian du parcours. Il sera actif
pendant toute la dure du passage du chariot au dessus de ce point. Le
chariot B comprend en outre deux flches lumineuses G et D teintes
lorsque le chariot est au repos et qui sont allumes grce aux commandes
de mme nom ds que le chariot est en mouvement. On dsire construire le
circuit squentiel tel que lorsque l'on appuie sur le bouton de mise en
marche S, le chariot, qui est suppos au repos en A, effectue un aller-retour
A-B-A. Pendant ce trajet, les flches indiquent en permanence la direction
de M* , l'exception du laps de temps pendant lequel le chariot passe au
dessus du point mdian M, auquel cas les flches seront toutes les deux
allumes.
Dans un premier temps, on simplifiera le problme en ignorant le capteur
M et les flches G et D
1) Enumrer les entres et les sorties du systme.
2) Tracer le graphe des phases, puis la table de fluence primitive du
systme.
3) Tracer la table rduite et en dduire les quations des variables
auxiliaires et des sorties du systme.
CORRECTION
A] Problme simplifi:
Entre A et M, D est allume, entre M et B, G est allume. D et G sont simultanment allumes pendant
toute la dure du passage du chariot au dessus du point M, c'est dire tant que le capteur M est dans
l'tat 1.
Graphe d'tats :
Matrice d'tats :
Matrice rduite :
On obtient finalement:
W = S + wB
Y =w+ A
X=w
Do le schma:
B] Problme complet
YXGD
0000
0101
1 1010
SMAB
0101
2 0010
3 0000
1000
Graphe d'tats :
0101
5 0100
1001
E.P.
1
2
3
4
5
6
7
8
9
10
11
Matrice d'tats :
0001
0100
1011
9
1010
1010
0010
1010
1
3
3
2
2
1000
4
4
0000
5
5
5
7
7
9
9
11
11
0100
0101
0001
6
6
8
8
10
10
Graphe de transition :
Matrice de sortie :
Y = y2 . A
Y1 = y1 .M + y2 .M
Y2 = y 2 . B + S
0000
Etat suivant
Matrice rduite :
On trouve finalement :
0110
0101
11 0000 10
6
0000
0000
0010
0111
et les sorties
X = y2
G = M + y1
D = M + y1 .(y 2 + A )
Sortie
0000
0101
0101
0101
0101
0111
0110
1010
1010
1011
1001
D
1
D
1
0
1
0
A 1
0
B 1
0
G
1
G
0
Y1
Y2
Y2
TD n4
Exercice n9 :
0
9
0
1
2
3
4
5
6
7
8
9
3
6
4
5
EP
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
ES
0001
0010
0011
0100
0101
0110
0111
1000
1001
0000
00
01
11
10
00 01 11 10
k k k k
k k Jk k
* * * *
j Kj * *
CD
AB
00
01
11
10
00 01 11 10
k k Jk k
j j Kj j
* * * *
k k * *
CD
AB
00
01
11
10
00 01 11 10
k Jk Kj j
k Jk Kj j
* * * *
k k * *
CD
AB
00
01
11
10
00 01 11 10
Jk Kj Kj Jk
Jk Kj Kj Jk
* * * *
Jk Kj * *
J Jk + Kj + j + *
K Kj + Jk + k + *
S Jk + j + *
R Kj + k + *
T Jk + Kj + *
D Jk + j + *
Par exemple, ici, en appliquant aux bascules JK, puis T, on aura les fonctions :
JA = BCD JB = CD JC = AD JC = 1
KA = D
KB = CD KC = D KC = 1
TD 4 Logique squentielle - J. Guizol
TA = AD+BCD
TB = CD
TC = AD
TD = 1
page 1
D'o le montage :
CD
BCD
A.D
Vcc
D
Compteur modulo 10
et le chronogramme :
|0
input clock
|500
|1000
|1500
|2000
output A
output B
output C
output D
0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9 0
page 2
Exercice n10 :
11
10
2
3
Remise zro ;
Comptage par pas de 1, 2, 3 ou 4.
4
7
ES
Inc. 2
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
0000
0001
EP
0
1
2
3
4
5
6
7
8
9
10
11
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
N
M
0
RAZ
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
Inc. 1
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
0000
01 Jk Jk Jk Jk 01 k
11
Inc. 3
0011
0100
0101
0110
0111
1000
1001
1010
1011
0000
0001
0010
Inc. 4
0100
0101
0110
0111
1000
1001
1010
1011
0000
0001
0010
0011
CD
CD
AB 00 01 11 10 AB 00 01 11 10
00 k k k k 00 k k k k
* * * *
11
Jk
M
0
* * * *
10 Kj Kj Kj Kj 10 j
j Kj j
CD
CD
AB 00 01 11 10 AB 00 01 11 10
00 k k k k 00 k k k k
01 k
11
10
Jk Jk 01 k
* * * *
j
11
Kj Kj 10
Jk Jk Jk
* * * *
j
Kj Kj Kj
KA = CD+CM+MN+DMN
JA = B.K A
TD 4 Logique squentielle - J. Guizol
Inc. 1
Inc. 2
Inc. 3
Inc. 4
MN
01
10
11
00
Codage choisi
CD
CD
AB 00 01 11 10 AB 00 01 11 10
00 Jk Jk Jk Jk 00 k k Jk k
01 Kj Kj Kj Kj 01
11
* * * *
* * * *
11
Kj
10 k k k k 10 k k k k
CD
CD
AB 00 01 11 10 AB 00 01 11 10
00 k k Jk Jk 00 k Jk Jk Jk
01
11
* * * *
10 k
Kj Kj 01
11
Kj Kj Kj
* * * *
10 k
KB = KA
J A = A.K B
page 3
N
M
CD
CD
AB 00 01 11 10 AB 00 01 11 10
00 k
00 k
Jk Kj
01 k
01 k
Jk Kj
11
* * * *
11
M
0
10 k k
j
j 10 k Jk Kj j
CD
CD
AB 00 01 11 10 AB 00 01 11 10
00 Jk Jk Kj Kj 00 Jk k
j Kj
01 Jk Jk Kj Kj 01 Jk
11
* * * *
11
Kj
* * * *
10 Jk Jk Kj Kj 10 Jk
K C = DM+MN+DMN
JC = KC
Kj
01 k
11
* * * *
CD
CD
AB 00 01 11 10 AB 00 01 11 10
j k 00 Jk Kj Kj Jk
00 k j
j
* * * *
01 Jk Kj Kj Jk
11
* * * *
10 k j
j k 10 Jk Kj Kj Jk
CD
CD
AB 00 01 11 10 AB 00 01 11 10
j k 00 Jk Kj Kj Jk
00 k j
01 k
11
* * * *
10 k
01 Jk Kj Kj Jk
11
* * * *
10 Jk Kj Kj Jk
K D = JD = N
D'o le montage :
RAZ
page 4
Pour mmoire
Compteur binaire
page 5
TD n5
Exercice n 10
Le circuit de la figure ci-dessous comporte 4 bascules JK, notes A, B, C, D et par
soucis dhomognit, seulement des portes NAND (9). Ce circuit possde une seule
entre note H, lhorloge. Les 4 sorties de ce circuit doivent reprsenter le code dun
chiffre en DCB (dcimal cod binaire), o S0 est le bit poids faible et S3 est le bit poids
fort.
S0
S1
S2
S3
1
J
A
K
D
Q
H
Questions :
1 - Analyser ce circuit (quations de commande des bascules, matrice et graphe des
phases) et indiquer son fonctionnement normal.
2 - On suppose un dmarrage alatoire du circuit (son tat interne est quelconque au
dmarrage). Indiquer le nombre maximum de cycles dhorloge quil faut attendre
pour que le circuit ait atteint son fonctionnement normal.
3 - Ajoutez ce circuit une entre dinitialisation qui le force prendre son
fonctionnement normal lorsquelle est active.
JA = 1 et KA = 1
JB = QA.QC . QA.QD = QA.QC + QA.QD
K B = QA
JC = QA.QD = QA.QD
KC = QA.QB = QA.QB
JD = QC .(QA.QB) = QA.QB.QC
KD = QA
TD 5 Logique squentielle - J. Guizol
page 1
Afin de dresser la matrice des tats, jai choisi, pour une meilleure comprhension, de
faire apparatre les valeurs des fonctions de commandes en regard de ltat de la bascule correspondante.
Etat Prc.
Etat Suivant
QD QC QB QA
0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
10 1 0 1 0
11 1 0 1 1
10
12 1 1 0 0
13 1 1 0 1
12
14 1 1 1 0
15 1 1 1 1
14
page 2
3) Tout dabord, choisissons un tat du cycle vers lequel, quel que soit ltat dans lequel
on est, le cycle va tre amorc, par exemple, ltat 0.
Cet tat correspond une configuration de QAQBQCQD = 0000.
Daprs les rappels prcdents sur le fonctionnement de la bascule JK, il faut
donc que JX = 0 et KX = 1, X {A, B, C, D}. Par ailleurs, il faut que lorsque I
retombera 0, les fonctions de commande fonctionnent normalement.
Par exemple pour I = 0, JA doit tre gal 1 (valeur prvue dans le montage
initial) et pour I = 1, JA doit tre gal 0 (conclusion prcdente). Donc
finalement, JA = I. KA, lui, doit tre gal 1 dans les deux cas.
Autre exemple, KB doit tre gal 1 si I = 1, et QA si I = 0. Donc KB = QA.I + I.
En dfinitive, on obtient :
JA = I et KA = 1
JB = (QA.QC + QA.QD).I
KB = QA.I + I
JC = (QA.QD).I
KC = (QA.QB) + I
JD = (QA.QB.QC).I
KD = QA.I + I
Je vous conseille de chercher une autre solution en supposant, par exemple, que lentre
dans le cycle sopre non plus par 0, mais, par exemple, par 5.
page 3
TD n6
Exercice n11 :
Faire la synthse d'un additionneur srie deux entres. Chaque entre
reoit les symboles binaires formant l'un des nombres additionner en
commenant par les bits poids faible.
1 - Faire la synthse de l' additionneur sous forme d'un circuit de Mealy,
c'est dire, un circuit squentiel synchrone pour lequel la sortie
n'apparat que pendant la transition entre deux tats. Donner le schma
logique.
2 - Refaire la synthse sous forme d'un circuit de Moore, c'est dire, un
circuit squentiel synchrone pour lequel chaque tat correspond une
sortie. Donner le schma logique.
3 - Comparer les deux solutions.
00/0
11/1
11/0
10/1
Etat sans
retenue
00/1
01/1
10/0
01/0
Etat avec
retenue
x1x2
00 01 11 10
00 01 11 10
SA = x1.x2
RA = x1.x2
Matrice de sortie :
x1x2
A
00 01 11 10
Z = A x1 x2
page 1
D'o le montage
x1
x2
Ck
et le chronogramme :
|0
input Ck
|500
|1000
input x1
input x2
output Z
page 2
10
Etats sans
retenue
11
01
01
00
10
x1x2
AB 00
01
01 11 10
Etats avec
retenue
11
00
10
1
10
11
00
x1x2
01
1
Affectation "bestiale" :
11
x1x2
AB 00
00 01 11 10 z
1 00 ; 2 01 ; 3 11 ; 4 10
01 11 10
x1x2
AB
00 01 11 10
00 00 01 11 01
00 r
00 r
S S S
01 00 01 11 01
01 r
01 R s
11 01 11 10 11
11 R
11 s
10 01 11 10 11
10 R
10 S S
x1x2
AB
00 01 11 10
00 0
01 0
s R s
11 1
10 1
s
r
SA = x1.x2
RA = x1.x2
SB = x1.x2+A.x1+A.x2
RB = A.x1.x2+A.x1.x2
Z = x1 x2 A
x1x2
A 00 01 11 10
r S r
0 r
SA = x1.x2
x1x2
A 00 01 11 10
0 1 2 3 2
1
x1x2
A 00 01 11 10
0 0 1 0 1
matrice de correspondance
matrice de sortie
Z = x1 x2 A
RA = x1.x2
x1
x2
page 3
x1x2
A 00 01 11 10
0 0 0 1 0
1
00 01 11 10
1 0
2 0
3 1
4 1
0 1
0 1 4
1 2 3
A=0
A=1
x1x2
B 00 01 11 10 00 01 11 10
S S r S r
0 r S r
SB = x1 x2 A
RB = S B
x1
B
A
x2
page 4
TD n7
Exercice n12 :
ES
EP
X=0 X=1
1
2
3
4
5
6
7
2
5
1
7
2
4
5
3
1
6
6
7
3
4
{1,5}
{2}
{2}
{5}
{3,7}
{1,5}
{6,4}
{7,4}
{3,4,6,7}
{1,7,4,5}
{1,3,4,5,6,7} {1,2,4,5,7}
{1,2,3,4,5,6,7}
{1,7}
{2,5}
{3,4}
{6}
{2,5}
{5,2}
{1,7}
{4}
0
0
0
1
0
1
1
{1,2}
{2,5}
{1,3}
{1,2,3,5}
{1,2,3,5,6,7}
{1,2,3,4,5,6,7}
{2,5,1}
{3,1,6,7}
{1,2,5,4}
{1,3,6,7,4}
{2,7}
{5}
{1,4}
{2}
{1,6}
{2,4}
{3}
{5,7}
{2,4,5,7}
{1,2,4,5,6,7}
{1,2,3,4,5,6,7}
{2,4}
{5,7}
{1}
{2,5}
{5,7,2}
{1,2,4,5,7}
{3,6}
{1,4}
{3,6}
{7}
{3}
{1,6}
{6}
{7,4}
{1,6,7,4}
{1,3,4,6,7}
page 1
ensuite
{2,3} {1,5} (incompatibles) ; {2,4} {1,6} (incompatibles) ; {2,5} {1,7} (dj trouv) ;
{2,6} {1,3} (incompatibles) ; {2,7} {1,4} (dj trouv); {3,4} {1,7} (dj trouv) ;
{3,5} {1,2} (incompatibles) ; {3,6} {1,4} (dj trouv); {3,7} {1,5} (incompatibles) ;
{4,5} {2,7} appartenant la PPS {1,4} qui justement spare 4 et 7 incompatibles ;
{4,6} {3,6} appartenant la PPS {1,4} qui justement spare 4 et 6 incompatibles ;
{4,7} {4,6} (incompatibles) ; {5,6} {2,4} (incompatibles); {5,7} {4,7} (incompatibles) ;
{6,7} {4,5} (incompatibles).
00
01
11
10
00 01 11 10
1
AB
{1,4}
00
{2,7} 01
{3,6} 11
{5} 10
0
01
10
00
01
1
11
00
11
01
CD
{1,7}
00
{2,5} 01
{3,4} 11
{6} 10
Machine M1
0
01
01
00
11
1
11
00
10
11
Machine M2
X
AB
00
01
11
10
0
1
1
1
B
1 0
1
0
0
1
1
1
1
1
CD
00
01
11
10
1
1
0
1
0
0
1
0
1 0
1
0
0
0
1
0
1
1
1
1
1
1
Machine M2
Machine M1
TC = C.D.X + C.D.X
TB = A + B + X = A.B.X
TD = C + D + X
CD
AB
Matrice de sortie :
00 01 11 10
00
01 1
11 *
10 *
*
1
S = A.C + B.D
page 2
Montage :
Machine M1
C
X
S
CK
Machine M2
Chronogramme :
|0
input CK
|250
|500
|750
|1000
|1250
input X
output A
output B
output C
output D
output S
2
page 3
AB
{1,4}
00
{2,7} 01
{3,6} 11
{5} 10
M
1
2
3
5
X=0
N
4
7
6
-
AB
00
01
11
10
AB
00
01
11
10
X=0
M
M
M
M
N
M
N
-
M
M
N
N
N
N
M
-
AB
00
01
11
10
Transitions de la PGS
en fonction de la PPS
X=1
X=0
X=1
0
0
0
0
1
0
1
-
0
0
1
1
1
1
0
-
X=1
TC = A.X + A.B.X.C
T T
- T -
Machine PPS
CK
C
Machine PGS
TD 7 Logique squentielle - J. Guizol
page 4
TD n8
Exercice n13 :
On se propose de raliser un systme squentiel destin vrifier chaque
groupe de 4 bits reus squentiellement sur l'entre. Si un groupe de 4 bits
successifs est le code binaire d'un chiffre de 0 9, la sortie passe 1
aprs rception du 4me bit, sinon, elle reste 0 (code reprsentant un
chiffre de 10 15). Le systme attend alors les 4 bits suivants
1) On suppose que les codes binaires arrivent avec les poids faibles en
tte (5 donnera lieu l'envoi de 1 puis de 0, de 1 et enfin de 0.
a) Donner le tableau des phases simplifi du systme squentiel
b) Le tableau des phases possde 2 PPS (une 4 blocs, l'autre 2
blocs). Pour chaque PPS, donner le tableau des phases de M1 et de M2.
c) On se propose de raliser ce systme en utilisant pour M1 un registre
dcalage. Trouver le nombre d'tages du registre et donner le tableau
des phases de M2.
2) On se propose de raliser un systme squentiel ayant les mmes
fonctions que le prcdent, sauf que la sortie du systme passe 1 si le
dernier bit reu forme avec les trois bits prcdents le code binaire d'un
chiffre compris entre 0 et 9
Exemple : la suite 0 0 0 0 1 1 0 1 0 1 1 0 0 1
donnera en sortie 0 0 0 1 1 0 1 0 1 0 0 1 1 1.
a) Donner le tableau de phases simplifi de ce systme squentiel (4 tats)
b) Trouver une PPS sur l'ensemble des tats . Donner les tableaux des
phases de M1 et M2.
c) Peut-on simplifier la ralisation en utilisant un registre dcalage.
Donner le nombre d'tages du registre ainsi que le tableau des phases
de M2.
1
0/0
1/0
0/0
4
0/0
8
1/1
0/1
0/0
1/0
5
1/0
0/0
9
1/0
0/1
10
1/0
0/1
1/0
6
1/0
0/0
11
12
1/0
0/1
1/1
0/1
7
1/0
0/0
13
1/0
0/1
14
1/0
15
1/1
0/1
1/0
0/1
1
TD 8 Logique squentielle - J. Guizol
page 1
14
13
12
1
10
9
8
7
6
5
4
3
2
1
Sortie
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
0
1
0
1
0
1
1
1
0
1
0
1
0
1
2-4
3-5
2-6
3-7
2-8
3-9
2-10
3-11
2-12
3-13
2-14
3-15
2
4-6
5-7
4-8
5-9
4-10
5-11
4-12
5-13
4-14
5-15
3
6-8
7-9
6-10
7-11
6-12
7-13
6-14
7-15
4
8-10
9-11
8-12
9-13
8-14
9-15
5
10-12 6
11-13
10-14 12-14
11-15 13-15
8
9
10
11
12
13
14
15
14-15
13-14-15
Idem
11-13-14-15
10-11-13-14-15
9-10-11-13-14-15
8-12 | 9-10-11-13-14-15
Idem
Idem
Matrice simplifie
TD 8 Logique squentielle - J. Guizol
1
2
4
5
8
9
0
2
4
8
9
1
1
1
2
5
9
9
1
1
0
0
0
0
0
1
1
1
0
0
0
0
1
0
page 2
PPS1={{1,4,5},{2,8,9}}
0
{2,8,9}
{1,4}
{1,4,5}
{2,8,9}
1
{2,9}
{1,5}
A
B
0
B
A
1
B
A
Compteur modulo 2
PPS2={{4,5},{8,9},{1},{2}}
0
{8,9}
{1}
{2}
{4}
{4,5}
{8,9}
{1}
{2}
1
{9}
{1}
{2}
{5}
A
B
C
D
0
B
C
D
A
1
B
C
D
A
Compteur modulo 4
PPS1.PPS2={{4,5},{8,9},{1},{2}}
Ces 2 partitions n'tant pas orthogonales, il n'est donc pas possible de
raliser le systme grce 2 machines en parallles. La matrice simplifie
rduit le graphe de la faon suivante:
{1,2,4,5,8,9}
1
X1
{1,2,4,8,9}
X2
{1,2,4,8}
{1,2,5,9}
1
{1,2,5,9}
{1,2,4,9}
{1,2,5,9}
On constate bien que dans le cadre de notre systme le bit poids faible est
sans importance car quelle que soit sa valeur, ce sont les bits de poids
suprieur qui permettront d'valuer la sortie (1,3,7 et 9 rpondent la
contrainte).
Le registre dcalage comportera donc 2 mmoires (X1, le 2me bit reu et
X2, le 3me bit reu), et M2 comportera 4 tats (feuilles du graphe)
X1 X2
On choisit de coder les 4 tats
atteints dans chaque branche
de la faon suivante :
P
Q
R
S
00 01 10 11
1 1 1 1
2 2 2 2
4 5 4 5
8 9 9 9
page 3
X1X2
00 01 10 11
Q Q Q Q
R R R R
S S S S
P P P P
00 01 10 11
Q Q Q Q
R R R R
S S S S
P P P P
P
Q
R
S
X1X2
AB
P
Q
R
S
00
01
10
11
00 01
10 11 00 01 10
11
Compteur modulo 4
Sortie :
S=XAB+X 1X2AB=(X+X1X2)AB
La sortie reste zro tant que
l'on n'a pas reconnu le 4me bit
11 111
X2 X1
Ck
Compt.
mod 4
A
B
page 4
X
X
A
0
1
0
1
0
1
1
0
00 00 01
01 01 00
11 11 00
10 -
00 11
11 00
11 00
-
0
1
1
0
1
00
01
11
10
1
1
1
TA = 1
XA
BC
00 01 11 10
0 0 1 0
0 0 0 1
0 1 1 0
-
00
01
11
10
00 01 11 10
0 1 1 0
0 1 1 0
0 1 1 0
TC = A
TB = B. A + X.(CA + B. A.C)
D'o le circuit :
U4
SW1
U2
U7
1
0
U1
T
U3
U5
T
U9
Q
U8
PROBE1
U11
U10
U6
CR
CLK1
CR
page 5
2 - Evaluation la vole
0/1
000
1/1
100
1/0
0/1
0/1
1/1
110
1/0
1/0
111
1/0
101
0/1
0/1
1/0
0/1
1/0
010
0/1
001
0/1
011
E.S. Sortie
0 1 0 1
1 2 1 1
7 3 1 0
5 4 1 0
5 4 1 0
8 6 1 0
7 3 1 0
8 6 1 0
1 2 1 1
E.P.
1
2
3
4
5
6
7
8
7
6
5
4
3
2
1
00
01
11
10
E.S.
0 1
Sortie
0 1
00 11 1 1
00 11 1 0
01 11 1 0
*
7-5
3-4
7-5
3-4
7-8
3-6
5-8
4-6
7-8
3-6
4
7-5
3-4
5-8
4-6
5-8
4-6
7-5
3-4
5-8
4-6
7-8
3-6
6
7-8
3-6
5-7
4-6 | 5-7
3-4 | 3-6 | 4-6 | 5-7
2-3 | 2-4 | 2-6 | 3-4 | 3-6 | 4-6 | 5-7
1-8 | 2-3 | 2-4 | 2-6 | 3-4 | 3-6 | 4-6 | 5-7
AB
X
AB
00
01
11
10
E.S.
0 1
Simplification :
{1,8},{5,7},{2,3,4,6}
P Q
R
Sortie
0 1
00 11 1 1
01 10 1 0
10 00 1 0
TA = A X
S=X+B
TB = A.B.X + B.X
page 6
D'o le montage :
Ck
et le chronogramme :
|0
input Ck
|500
|1000
|1500
|2000
input X
output S
valeurs
interprtes
0 0 0 0 8 12 6 11 5 10 13 6 3 9 12
X1
x
x1x2
{P,Q}
X2
{R}
1
{P}
X
Sortie
0
1
0
{R}
0
1 1
{Q}
1
0
0 1
00
01
11
10
{R}
1
0
0 1
0
1
1
1
1
1
1
0
0
0
Matrice de sortie
1
0
S = X + X1.X2
page 7