GIF4201 C 7

Mod`
ele physique du . . .
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Micro-
electronique
(GIF-4201/GEL-7016)
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 1 de 96
revenir
plein
ecran
fermer
quitter
Professeur: Benoit Gosselin

courriel: benoit.gosselin@gel.ulaval.ca
bureau: Pouliot 2114
page web du cours: http://GIF4201.gel.ulaval.ca
Departement de genie electrique et informatique
Universite Laval
Hiver 2011
Conception du cours: Sebastien Roy
et Benoit Gosselin
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 2 de 96
revenir
plein
ecran
fermer
quitter
7 Analyse
electronique des portes
CMOS
Mod`
Caract
erisation du . . .
7.1. Mod`
ele physique du MOSFET
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
Si on fait abstraction du drain et de la

source, le MOSFET est essentiellement
un condensateur.
Lisolant (loxyde de grille) y joue un role
primordial.
Grille
On a:
II
page 3 de 96
revenir
plein
ecran
fermer
quitter
Oxyde
page titre
JJ
VG
Cox =
ox
tox
F
cm2
o`
u ox = 3.90 , 0 = 8.854 1014 F/cm.
On mesure lepaisseur de loxyde tox en
cm. Typiquement, tox < 10 nm= 106
cm.
Substrat
Mod`
Caract
erisation du . . .
Charge de surface
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
Lapplication dune tension positive a` la

grille cree un champ electrique au travers
de la couche doxyde qui induit une charge
a` la surface du substrat.
VG > 0
Cette charge est caracterisee par une densite de charge QS (C/cm2 ):
page daccueil
page titre
JJ
II
page 4 de 96
revenir
plein
ecran
fermer
quitter
QS = Cox VG .
La tension a` la grille est donnee par
VG = Vox + S
o`
u Vox est la difference de tension imputable a` loxyde et S est le potentiel en
surface.
QS
Mod`
Caract
erisation du . . .
Profil de potentiel
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Si on observe le potentiel en fonction de la distance a`

partir de la surface de la grille, on note que:
Linverseur
Le potentiel diminue rapidement dans loxyde...
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
...plus lentement dans le substrat.
Portes complexes
Techniques de . . .
Potentiel
page daccueil
page titre
JJ
II
VG
Vox
page 5 de 96
S
revenir
plein
ecran
fermer
quitter
Distance
Mod`
Caract
erisation du . . .
Champ
electrique
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
Lapplication dun VG > 0 cree un champ

electrique dirige vers le bas.
VG > 0
On a ES (champ electrique de surface) et

Eox (champ electrique dans loxyde).
page daccueil
page titre
JJ
II
page 6 de 96
revenir
plein
ecran
fermer
quitter
Le champ exerce une force sur les particules

(loi de Lorentz):
F = Qparticule E
Pour les e-: Fe = qE, pour les trous Fh =
+qE o`
u q = 1.60218 1019 C.
Eox
ES
Mod`
Caract
erisation du . . .
Zone de d
epl
etion
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 7 de 96
revenir
plein
ecran
fermer
quitter
Si la tension de grille est faible:

Il se cree a` la surface du substrat une zone de depletion, c-à-d une zone vide de tout porteur.
En effet,
1. les trous sont pousses vers le bas par le champ
electrique;
2. les e- attires vers le haut sont absorbes par les
atomes dopeurs de Bore.
Il ny a donc aucun porteur de charge mobile capable
de transmettre un courant.
La charge immobile ainsi creee est la charge de volume:
p
QB = 2qSi Na S = Cox Vox .
Mod`
Caract
erisation du . . .
Tension de seuil
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Comportement autour de la tension de seuil:
Porte NON-ET
1. Si VG < VTn , QS = QB (charge immobile)
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
2. Si VG > VTn , QS = QB + Qe < 0 (couche de- mobiles

en surface, peuvent se deplacer lateralement)
Qe = Cox (VG VTn )
page titre
3. A VG = VTn , Qe = 0; si VG = VTn + dV , Qe < 0.

JJ
II
page 8 de 96
revenir
plein
ecran
fermer
quitter
Donc, VTn est la tension à partir de laquelle tous les atomes

accepteurs de la zone de depletion sont remplis;
Les e- additionnels attires vers le haut sont donc mobiles
et creent un canal de conduction.
Mod`
Caract
erisation du . . .
7.2. Caract
erisation du nFET
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 9 de 96
revenir
plein
ecran
fermer
quitter
Il existe plusieurs methodes de modelisation des MOSFETs avec differents degres de precision / complexite.
Les modèles les plus simples sont employes pour les calculs
a` la main; les plus complexes sont geres par les outils de
simulation (e.g. SPICE, Microwind)
Dans les modèles simples, on neglige limpact de certains
phenomènes, les effets de deuxième ordre.
La caracterisation passe par letude des relations I-V (couranttension).
Il y a deux tensions: VGSn et VDSn
On en garde une constante, et on trace le courant ID en
fonction de lautre.
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
A- Caract
eristique IDn vs VGSn
Si on fixe VDSn a` VDD ...
Mathematiquement, on peut approximer le courant par
n
(VGS VTn )2 si VGSn > VTn
2
IDn =
0 si VGSn < VTn
Cest une relation parabolique modèle quadratique (squarelaw) du nFET.
page daccueil
page titre
JJ
II
IDn
teint
conduction
page 10 de 96
revenir
plein
ecran
VTn
fermer
quitter
VGSn
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
A- Caract
eristique IDn vs VGSn
La tension au carre est reliee au courant par le facteur de
gain n la transconductance du nFET.

W
0
n = kn
L
Le facteur kn0 est la transconductance de procede :
kn0 = n Cox
Techniques de . . .
page daccueil
page titre
JJ
II
page 11 de 96
revenir
plein
ecran
fermer
quitter
qui, comme paramètre, nest pas sous le controle du concepteur VLSI.

Par ailleurs, on a
Cox =
ox
n ox
kn0 =
tox
tox
ce qui montre quune couche mince doxyde resulte en un

grand kn0 .
Un grand kn0 est desirable nFET plus sensible, commute plus rapidement.
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
B- Caract
eristique IDn vs VDSn
Si maintenant on fixe VGSn a` une valeur quelconque >
VTn ...
...le courant de drain suit approximativement une courbe
parabolique jusquà la tension de saturation:
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
IDn =
Techniques de . . .
page daccueil
page titre
JJ
II

n
2
2 (VGSn VTn ) VDSn VDS
n
2
La tension de saturation est definie par le point de pente

IDn
nulle, i.e. o`
u V
= 0.
DS
n
Ainsi, on a
IDn
= 2(VGSn VTn ) 2VDSn = 0
VDSn
page 12 de 96
ce qui fait que Vsat = VGSn VTn .

revenir
plein
ecran
fermer
quitter
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
B- Caract
On differencie trois zones:
1. La zone lineaire (o`
u le terme lineaire est dominant);
Linverseur
2. La zone triode (o`

u le terme quadratique est dominant);
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
3. La zone de saturation (o`

u le courant est a` peu près
constant).
page daccueil
Saturation
page titre
JJ
II
page 13 de 96
IDn
Triode
VGSn
Zone
linaire
revenir
plein
ecran
VDSn
fermer
quitter
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 14 de 96
revenir
plein
ecran
fermer
quitter
B- Caract
En saturation IDn est a` peu près independant de VDSn ,
donc:
n
IDn =
(VGSn VTn )2
2
.
Cest le courant de saturation.
En incluant des effets de deuxième ordre, on se rend compte
quen fait, IDn augmente legèrement avec VDSn en saturation:
IDn =
n
(VGSn VTn )2 [1 + (VDSn Vsat )]
2
o`
u est le paramètre de modulation de longueur du canal
(V1 ).
Point de saturation:
IDn =
n 2
V
2 sat
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Effets de polarisation du substrat

Sil existe une tension VSBn entre la source et le substrat,
celle-ci peut affecter la tension de seuil:
p

p
VTn = VT 0n +
2|F | + VSBn 2|F |
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 15 de 96
revenir
plein
ecran
fermer
quitter
o`
u
est le coefficient de polarisation de substrat (V1/2 );
|F | est le potentiel de substrat de Fermi donne par:

Na
kT
ln
|F | =
q
ni
o`
u k est la constante de Boltzmann.
Mod`
Caract
erisation du . . .
7.3. Mod`
ele RC des MOSFET
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
On propose une structure simple comme modèle dun

MOSFET composee:
dun interrupteur ideal;
Porte NON-OU
Caract
eristiques . . .
Portes complexes
dune resistance;
Techniques de . . .
de 2 condensateurs.
page daccueil
page titre
JJ
II
Rn
S
page 16 de 96
revenir
plein
ecran
fermer
quitter
CS
CD
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Mod`
ele RC
En conduction, on a necessairement
VDSn
Rn =
IDn
Porte NON-ET
Rn est donc variable f (VDSn ).
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
On peut calculer Rn approximativement pour chacune des

trois zones doperation:
(a) Dans la zone lineaire: IDn n (VGSn VTn ) VDSn
1
Rn
n (VGSn VTn )
(b) Dans la zone triode:
Rn
page 17 de 96
revenir
plein
ecran
fermer
quitter
2
n [2 (VGSn VTn ) VDSn ]
(c) En saturation:
Rn
2VDSn
n (VGSn VTn )2
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Mod`
ele RC
Dans les trois zones: Rn
Cette
n implique une dependance sur
dependance sur
W
0 W
L (puisque n = kn L ).
On postule un modèle de resistance constante, valable
dans les 3 zones (avec differents degres de precision):
Techniques de . . .
Rn =
page daccueil
page titre
JJ
II
page 18 de 96
revenir
plein
ecran
fermer
quitter
1
n
n (VDD VTn )
on a substitue VDD pour VGSn ;

le paramètre na pas de signification physique; on
le modifie pour tenir compte de la zone.
On simplifier davantage en posant = 1: Rn =
1
n (VDD VTn ) .
Mod`
Caract
erisation du . . .
capacit
es parasites
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
1. capacit
e de grille
La structure en sandwich du transistor MOS est intrinsèquement un condensateur.
Il sagit de la capacite de grille:
Porte NON-OU
CG = Cox AG
Caract
eristiques . . .
(F)
Portes complexes
Techniques de . . .
o`
u AG = W LD est laire de la grille.
On divise CG en deux parties, CGS et CGD .
page daccueil
page titre
JJ
II
Ces deux parties sont difficiles à traiter parce quelles changent

avec les tensions appliques au FET.
Pour simplifier, on suppose que CGS CGD 12 CG .
page 19 de 96
revenir
CGS
CGD
plein
ecran
S
fermer
quitter
Mod`
Caract
erisation du . . .
2. Capacit
e de jonction
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Les jonctions source / substrat et drain / substrat (jonctions pn) exhibent des capacites parasites.
On les definit à partir du paramètre Cj (capacite de jonction par unite de surface en F/cm2 ), i.e. C0 = Cj Apn o`
u
Apn est laire de la jonction.
Techniques de . . .
Cette capacite varie aussi avec le voltage selon

page daccueil
page titre
JJ
II
page 20 de 96
revenir
plein
ecran
fermer
quitter
C=
C0
1+
VR
0
m j
o`
u VR est la tension inverse appliquee à la jonction, C0
est la capacite a` tension nulle (VR = 0), 0 est le potentiel intrinsèque de la jonction et mj est le coefficient de
gradient de la jonction.
0 et mj dependent des profils de dopage.
Mod`
Caract
erisation du . . .
2. capacit
e de jonction
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Si la jonction est abrupte, i.e. densite constante daccepteurs

transition immediate densite constante de donneurs,
on a:

Nd Na
1
kT
ln
0 =
,
m
=
j
q
n2i
2
Portes complexes
Techniques de . . .
C(VR )
page daccueil
page titre
JJ
II
C0
page 21 de 96
revenir
plein
ecran
fermer
quitter
VR
Mod`
Caract
erisation du . . .
2. capacit
e de jonction
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
La jonction a la forme dune bote rectangulaire.
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
On distingue la capacite due au fond de la bote (Cbot ) et

celle due aux cloisons (sidewall Csw ).
Portes complexes
Techniques de . . .
page daccueil
xj
X
page titre
JJ
II
n+
n+
page 22 de 96
revenir
X
plein
ecran
fermer
quitter
Mod`
Caract
erisation du . . .
2. capacit
e de jonction
Mod`
ele RC des . . .
Caract
erisation du . . .
On a:
Mise `
a l
echelle des . . .
Cbot = Cj Abot = Cj XW
Linverseur
Csw = Cjsw Psw
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 23 de 96
o`
u
Cjsw = Cj xj (F/cm) est la capacite de cloison par
unite de longueur;
Psw = 2(W + X) est le perimètre.
A VR = 0, on a
Cn = Cbot + Csw = Cj Abot + Cjsw Psw
Les caracteristiques non-lineaires des capacites du fond et
des cloisons sont distinctes:
revenir
plein
ecran
fermer
quitter
Cn =
Cj Abot
C Psw
mj + jsw
mjsw
R
1 + VR0
1 + Vosw
Mod`
Caract
erisation du . . .
Mod`
ele RC
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Deux capacites (une capacite de jonction et une capacite de grille) sont percues par un signal entrant dans le
transistor par le drain ou la source.
Pour simplifier le modèle, on somme toutes les capacites
connectees a` un terminal ainsi:
Techniques de . . .
CS = CGS + CSB
page daccueil
CD = CGD + CDB
page titre
JJ
II
G
G
CGS
CGD
Rn
page 24 de 96
S
revenir
plein
ecran
fermer
quitter
CSB
CDB
CS
CD
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
7.4. Caract
erisation du pFET
La creation du canal dans un pFET est commandee par
la tension VSGp .
La tension de seuil est negative, typiquement VTp = 0.5
1.0V.
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
A partir de VG = VTp , la grille est suffisamment negative

pour quil y ait creation dune couche de trous mobiles
capable de supporter la conduction.
page daccueil
page titre
JJ
II
page 25 de 96
revenir
plein
ecran
fermer
quitter
On a Qh = 0 si VSGp < |VTp | et Qh > 0 autrement.
Mod`
Caract
erisation du . . .
A- Caract
eristique IDp vs VSGp
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Si on fixe VSDp a` VDD ...

Mathematiquement, on peut approximer le courant par
p
2
V
|V
|
si VSGp > |VTp |
SG
T
p
p
2
IDp =
0 si VSGp < |VTp |
Techniques de . . .
page daccueil
IDp
page titre
JJ
II
teint
conduction
page 26 de 96
revenir
plein
ecran
fermer
quitter
VTn
VSGp
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 27 de 96
revenir
plein
ecran
fermer
quitter
A- Caract
eristique IDp vs VSGp
La transconductance du pFET:

W
n = kp0
L
La transconductance de procede (en A/V2 ):
kp0 = p Cox
Typiquement p = 220 cm2 /V-sec, passablement plus petit que n (typiquement 550 cm2 /V-sec)
Typiquement, on observe
n
2 4
r=
p
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
B- Caract
eristique IDp vs VSDp
Si maintenant on fixe VSGp a` une valeur quelconque >
|VTp |...
On a
Linverseur
Porte NON-ET
IDp
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
i

p h
2
=
2 VSGp |VTp | VSDp VSDp
2
De meme la tension de saturation est donnee par

Vsat = VSGp |VTp |
page daccueil
page titre
Saturation
IDp
Triode
JJ
II
VSGp
page 28 de 96
revenir
Zone
linaire
plein
ecran
VSDp
fermer
quitter
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
7.5. Mise `
a l
echelle des transistors MOS
` la base, la reduction de la taille des transistors est avanA
tageuse sur 3 fronts:
(a) Moins de surface occupee, donc densite plus elevee;
Linverseur
Porte NON-ET
(b) Rapidite plus grande;
Porte NON-OU
Caract
eristiques . . .
(c) Consommation plus faible.
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 29 de 96
revenir
plein
ecran
fermer
quitter
Reduction des dimensions dun facteur s:

=W
W
s
=L
L
s
reduction de laire de lordre de s2 (!!)

Le ratio daspect est invariant, i.e.
W
W
=
L
L
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Mise `
a l
echelle - transconductance
Supposons a` present que lepaisseur de loxyde de grille est egalement
reduite dun facteur s:
tox
tox =
s
La capacite de loxyde devient:
Porte NON-OU
ox
Cox = tox = sCox
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 30 de 96
revenir
plein
ecran
fermer
quitter
Puisque k 0 = Cox , la transconductance devient

W
0
= s
= sk
L
...ce qui fait que la resistance linearisee devient:
=
R
1
s (VDD VT )
.
=
Si on ne change pas VDD et VT , on a: R
Par contre, si VDD =
VDD
s
et VT =
VT
s
R
.
s
= R.
, on a R
Mod`
Caract
erisation du . . .
Mise `
a l
echelle - consommation
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 31 de 96
revenir
plein
ecran
fermer
quitter
Si on met a` lechelle les tensions, on a VGS = VGS

s , VDS =
VDS
s .

2
Or ID = 2 2 (VGS VT ) VDS VDS

2
s
V
V
ID
V
V
T
GS
DS
ID =
DS
=
2
2
s
2
s
s2
s
Donc la consommation de puissance devient
VDS IDS
P = VDS IDS =
s2
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
7.6. Linverseur
Pour caracteriser un circuit CMOS, on
sinteressera à deux types danalyses.
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
Lanalyse statique ou analyse DC assume

que la sortie a eu le temps de se stabiliser, i.e. fait abstraction des effets
transitoires, des delais de propagation,
etc.
VDD
Vi
page daccueil
page titre
JJ
II
page 32 de 96
revenir
plein
ecran
fermer
quitter
Lanalyse dynamique ou transitoire

etudie les instabilites ponctuelles
les delais de propagation, les temps de
montee et de descente de la sortie, etc.
Lanalyse statique consiste generalement
en une caracteristique de transfert de
tension (VTC).
Vo
VSS
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Inverseur analyse statique

On sait que dans les circuits CMOS:
soit le reseau pMOS est actif et fournit une connection
directe a` VDD ;
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
soit le reseau nMOS est actif et fournit une connection

directe a` VSS ;
soit les deux reseaux sont actifs si les entrees sont dans
des etats intermediaires.
page daccueil
Donc, la plage de sortie de linverseur est pleine (0VDD ).

page titre
JJ
II
page 33 de 96
revenir
plein
ecran
fermer
quitter
Tension à la sortie correspondant à un 1: VOH = VDD

Tension à la sortie correspondant a` un 0: VOL =
VSS = 0 V.
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Si on fait varier Vi de 0 a` VDD suffisamment lentement pour eliminer

tout effet transitoire, on obtient la
VTC.
VOH = VDD
Vo = Vi
Portes complexes
page titre
JJ
II
page 34 de 96
revenir
plein
ecran
fermer
quitter
VM
1. Si Vi <
VTn , la sortie est
a` VDD (pFET en conduction,
nFET eteint)
2. Si VDD Vi < |VTp | (Vi > VDD
|VTp |), la sortie est à VSS (nFET
en conduction, pFET eteint)
3. Si VTn < Vi < VDD |VTp |, les
deux transistors sont en conduction sortie intermediaire.
VOH = 0
"1"
"0"
VSS
VIH
page daccueil
La caracteristique possède 3 regions

distinctes:
VIL
Techniques de . . .
VDD
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Les plages valides de 0 et de 1 sont definies par les points de pente

-1 (a) et (b).
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
On a donc un 0 à lentree si Vi [0, VIL ] et un 1 si Vi [VIH , VDD ].

Les marges de bruit sont donc
Techniques de . . .
V N MH = VOH VIH
page daccueil
V N ML = VIL VOL
page titre
Pour calculer le point milieu o`

u Vi = Vo = VM , on pose IDn = IDp .
JJ
II
page 35 de 96
revenir
plein
ecran
fermer
quitter
On determine ensuite dans quelles zones doperation sont les deux

transistors.
Pour le nFET: Vsat = VGSn VTn = VM VTn saturation
Pour le pFET: VSGp = VSDp = VM VSDp = VM > Vsat = VM |VTp |
saturation
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
Les deux transistors etant en saturation, on a

2
n
p
(VM VTn )2 =
VDD VM |VTp |
2
2
Après division par p et extraction de la racine carree, on
obtient
s
n
(VM VTn ) = VDD VM |VTp |
p
...ce qui est equivalent a`
q
page 36 de 96
revenir
plein
ecran
fermer
quitter
VM
VDD |VTp | +
q
=
1 + np
n
p VTn
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
On observe que VM peut etre fixe en ajustant le ratio

kn0 W
n
L n

= 0 W
p
kp L p
page daccueil
Le facteur fixe (hors du controle du concepteur) est

page titre
kn0
kp0 .
Puisque Cox est semblable pour les nFET et pFET, on a

JJ
II
page 37 de 96
revenir
plein
ecran
fermer
quitter
kn0
n Cox
n
=
=
=r
kp0
p Cox
p
qui, typiquement vaut environ 24.
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Inverseur sym
etrique
Pour obtenir un inverseur symetrique, on pose VM =
VDD
.
2
Caract
erisation du . . .
Mise `
a l
echelle des . . .
On a alors
Linverseur
VDD
2
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
1+
page titre
JJ
II
!
= VDD |VTp | +
1
V |VTp |
2 DD
1
V VTn
2 DD
n
=
p
n = p
Or
n
=r
p
page 38 de 96
revenir
Ex: Si r = 4,
W
L p
=4
W
L n

W
L p
W
L n
Pour un L constant on a Wp = 4Wn .

fermer
quitter
2

Si VTn VTp , linverseur symetrique demande que
plein
ecran
n
VT
p n
...qui devient
Techniques de . . .
page daccueil
n
p
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Inverseur analyse dynamique

Afin de maximiser la frequence doperation et donc, la
capacite de calcul des circuits, il est important que la
sortie dun circuit reagisse le plus rapidement possible aux
changements à lentree.
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Letude de linverseur CMOS constitue une fondation pour

letude de circuits plus complexes.
Techniques de . . .
page daccueil
page titre
JJ
II
page 39 de 96
Si une transition abrupte (i.e. ideale) 01 se presente à

lentree de linverseur, la sortie prendra un certain temps
avant de se stabiliser a` 0 (temps de descente)
De meme, la transition inverse est associee a` un temps de
montee non-nul.
Ces temps sont fonction des capacites et resistances parasites de linverseur.
revenir
On peut donc les calculer approx. a` partir du modèle RC.

plein
ecran
fermer
quitter
Mod`
Caract
erisation du . . .
Inverseur analyse dynamique
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Les temps de montee et de descente sont proportionnels

a` la constante de temps RC.
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Vi
Portes complexes
Techniques de . . .
VDD
page daccueil
page titre
JJ
II
Vo
tf
tr
VDD
page 40 de 96
revenir
plein
ecran
fermer
quitter
Mod`
Caract
erisation du . . .
Inverseur mod`
ele RC
equivalent
Mod`
ele RC des . . .
VDD
Caract
erisation du . . .
VDD
Mise `
a l
echelle des . . .
Rp
Linverseur
CDp
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Vi
Vo
Vi
Vo
Portes complexes
CDn
Techniques de . . .
page daccueil
VSS
Rn
page titre
JJ
II
page 41 de 96
revenir
plein
ecran
fermer
quitter
On calcule les capacites daprès les dimensions des transistors:

1
CDn = CGSn + CDBn = Cox LD Wn + Cjn An + Cjswn Pn
2
1
CDp = CGSp + CDBp = Cox LD Wp + Cjp Ap + Cjswp Pp
2
Mod`
Caract
erisation du . . .
Inverseur sortance
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
Il est egalement important de considerer la sortance, c-à-d

le nombre de portes alimentees par la sortie de linverseur.
La sortance correspond à une capacite de charge CL en
sortie.
page daccueil
page titre
JJ
II
page 42 de 96
revenir
plein
ecran
fermer
quitter
CL correspond a` la somme des capacites dentrees Cin des

portes alimentees.
Par exemple, la capacite dentree de linverseur est la
somme des capacites de grille
Cin = CGp + CGn
Mod`
Caract
erisation du . . .
Mod`
ele RC avec sortance
VDD
Mod`
ele RC des . . .
Rp
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Vi
Vo
Porte NON-OU
Cout
Caract
eristiques . . .
Portes complexes
Techniques de . . .
Rn
page daccueil
page titre
JJ
II
La capacite de sortie totale est donnee par

Cout = CF ET + CL
o`
u la capacite des transistors est
page 43 de 96
CF ET = CDn + CDp
revenir
et la capacite de charge est

plein
ecran
CL = 4Cin
fermer
quitter
Mod`
Caract
erisation du . . .
Temps de descente
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Sur une transition montante a` lentree,

le nFET devient un court-circuit et le
pFET est eteint.
Porte NON-OU
Caract
eristiques . . .
Portes complexes
On obtient alors un circuit isole de

decharge.
Vo
Techniques de . . .
page daccueil
page titre
JJ
II
Condition initiale: Vo (0) = VDD .

Courant de decharge:
dVo
Vo
i = Cout
=
dt
Rn
Solution de lequation differentielle:
page 44 de 96
Vo (t) = VDD et/n

revenir
plein
ecran
fermer
quitter
o`
u n = Rn Cout .
Rn
Cout
Mod`
Caract
erisation du . . .
Temps de descente
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
Typiquement, le temps de descente est defini comme lintervalle

entre Vo = 0.9VDD et Vo = 0.1VDD .
Rearrangement de la solution de lequation differentielle:

VDD
t = n ln
Vo
page titre
JJ
II
page 45 de 96
revenir
plein
ecran
fermer
quitter
On a:
tf = t0.9 t0.1

VDD
VDD
= n ln
n ln
0.1VDD
0.9VDD
= n ln(9)
2.2n
On designe egalement le temps descente par tHL .
Mod`
Caract
erisation du . . .
Temps de mont
ee
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Sur une transition descendante a`

lentree, le pFET devient un courtcircuit et le nFET est eteint.
On obtient alors un circuit isole de
charge.
VDD
Rp
Techniques de . . .
Condition initiale: Vo (0) = 0.

page daccueil
Courant de charge:
page titre
JJ
II
page 46 de 96
dVo
VDD Vo
i = Cout
=
dt
Rp
Solution de lequation differentielle:

t/p
Vo (t) = VDD 1 e
revenir
plein
ecran
fermer
quitter
o`
u p = Rp Cout .
Vo
Cout
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Fr
equence maximale
Avec les memes manipulations que pour le temps de descente, on montre que
tr = tLH 2.2p
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Si on suppose que lon a une onde carree symetrique en

entree, on definit sa frequence maximale comme etant
Techniques de . . .
page daccueil
page titre
JJ
II
page 47 de 96
revenir
plein
ecran
fermer
quitter
fmax =
1
1
=
tHL + tLH
tr + tf
o`
u lon suppose que tHL et tLH sont approximativement
du meme ordre.
Si lun des deux delais est significativement plus grand
que lautre, il devient dominant.
Par exemple, si tHL tLH , on a
fmax =
1
2tHL
Mod`
Caract
erisation du . . .
D
elai de propagation
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Comme son nom lindique, le delai de propagation est

une mesure du temps de reaction de la sortie dun circuit
lorsquune transition est presentee à lentree.
On le definit comme suit:
Portes complexes
tp =
Techniques de . . .
page daccueil
page titre
JJ
II
o`
u tpf est le temps de chute de VDD a` VDD /2 et tpr est le
temps de montee de 0 à VDD /2.
En utilisant les equation exponentielles, on obtient
tpf = ln(2)n 0.693n
tpr = ln(2)p 0.693p
page 48 de 96
revenir
plein
ecran
fermer
quitter
tpf + tpr
2
Donc:
tp 0.35(n + p )
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Compromis taille rapidit

e sortance
On peut exprimer tr et tf en fonction des capacites:
tr = 2.2Rp (CF ET + CL )
tf = 2.2Rn (CF ET + CL )
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
... ce qui correspond a` deux fonctions lineaires de la capacite de charge CL :
page daccueil
tr = tr0 + p CL
page titre
tf = tf0 + n CL
JJ
II
page 49 de 96
Laugmentation des delais avec laugmentation de CL est

caracterisee par les pentes
p = 2.2Rp =
2.2

VDD |VTp |
revenir
plein
ecran
fermer
quitter
n = 2.2Rn =
2.2
n (VDD VTn )
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Compromis taille rapidit

e sortance
Les pentes n est p sont proportionnelles au ratios daspect
puisque

W
W
0
0
p = kp
,
n = kn
L p
L n
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 50 de 96
revenir
plein
ecran
fermer
quitter
Il sensuit que pour un CL donne, tr et tf peuvent etre

reduits en utilisant de grands transistors.
Donc, on peut accelerer un circuit mais ce faisant, on
augmente sa surface.
Ceci constitue la base du compromis general surface
vitesse.
On peut donc optimiser un circuit en termes de vitesse ou
en termes de surface et les deux objectifs sont en opposition.
Mod`
Caract
erisation du . . .
Consommation
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
La consommation de puissance derive entièrement des chemins de

conduction entre VDD et la masse.
En tout temps, on a:
Porte NON-OU
P = VDD IDD
Caract
eristiques . . .
Portes complexes
Techniques de . . .
On divise la consommation en une partie statique et une partie dynamique, i.e.

P = PDC + Pdyn
page daccueil
Dans un circuit CMOS ideal, PDC = 0.

page titre
En realite, les transistors ont un leger courant de fuite IDDQ lorsqueteints.

JJ
II
Donc, on a
PDC = VDD IDDQ
.
page 51 de 96
revenir
plein
ecran
fermer
quitter
Typiquement IDDQ est très petit (de lordre du picoampère par porte)
de sorte que la consommation est essentiellement determinee par le
terme Pdyn
Mod`
Caract
erisation du . . .
Inverseur consommation
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Pendant une transition, les deux transistors sont brièvement en conduction simultanement, ce qui provoque une
impulsion sur IDD .
Portes complexes
Techniques de . . .
page daccueil
page titre
VDD
Icrte
JJ
II
VM
page 52 de 96
IDDQ
revenir
0
VSS
plein
ecran
fermer
quitter
VM
VDD
Vin
VM
Vin
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Inverseur consommation
On etudie la consommation dynamique en examinant un cycle complet a` lentree.
Mise `
a l
echelle des . . .
Lentree est a` 0 pendant une demi-periode T /2 et ensuite a` 1 pendant une demi-periode T /2.
Linverseur
Porte NON-ET
Porte NON-OU
Pendant la première demi-periode, le condensateur est charge a`
Caract
eristiques . . .
Portes complexes
Q = Cout VDD
Techniques de . . .
Pendant la deuxième demi-periode, cette charge se dissippe.

page daccueil
page titre
JJ
II
Il sensuite que la puissance moyenne consommee pendant un cycle

de periode T est

Q
2
Pcycle = VDD IDD = VDD
f
= Cout VDD
T
Donc, la puissance totale est
page 53 de 96
2
f
P = VDD IDDQ + Cout VDD
revenir
plein
ecran
fermer
quitter
o`
u f est la frequence de lhorloge et est un facteur dactivite (entre
0 et 1) qui correspond a` la probabilite quà un coup dhorloge donne,
il y ait une transition montante a` lentree.
Mod`
Caract
erisation du . . .
7.7. Porte NON-ET
Mod`
ele RC des . . .
Caract
erisation du . . .
VDD
VDD
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Vo
Portes complexes
Techniques de . . .
page daccueil
V1
V2
page titre
JJ
II
page 54 de 96
revenir
plein
ecran
fermer
quitter
Ayant deux entrees, plusieurs caracteristiques de transfert

de tension sont necessaires pour caracteriser la porte.
Mod`
Caract
erisation du . . .
Porte NON-ET
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
VDD
Linverseur
Porte NON-ET
Porte NON-OU
(i)
Caract
eristiques . . .
Portes complexes
(iii)
(ii)
Techniques de . . .
page daccueil
page titre
JJ
II
VSS
VDD
Vin
page 55 de 96
Trois evènements provoquent une transition de 1 vers 0:

revenir
plein
ecran
(i) Une transition simultanee de V1 = V2 = 0 a` V1 = V2 = VDD ;

(ii) Une transition de V2 = 0 a` V2 = VDD , V1 etant constant a` VDD ;
(iii) Une transition de V1 = 0 a` V1 = VDD , V2 etant constant a` VDD .
fermer
quitter
Mod`
Caract
erisation du . . .
Porte NON-ET
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 56 de 96
revenir
plein
ecran
fermer
quitter
(i) La caracteristique la plus distante est celle des transitions

simultanees.
Puisque V1 = V2 , les deux pFETs et les deux nFETs
ont la meme entree.
On peut donc etablir un isomorphisme avec un inverseur equivalent.
2 pFETs en parallèle de dimensions Wp L un
pFET equivalent de 2Wp L.
2 nFETs en serie de dimensions Wn L un nFET
equivalent de Wn 2L.
Mod`
Caract
erisation du . . .
Porte NON-ET
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
VDD
VDD
VDD
Techniques de . . .
page daccueil
page titre
JJ
II
page 57 de 96
revenir
plein
ecran
fermer
quitter
2p
Vo
V1
V2
V1 = V2
Vo
n
2
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Les deux transistors equivalents sont en saturation, donc au point
milieu VM on a:
IDp = IDn
2
(n /2)
(2p )
(VM VTn )2 =
VDD VM |VTp |
2
2
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 58 de 96
...ce qui donne VM =
q
VDD |VTp |+ 21 n VTn
p
q
1+ 21 n
p
Meme forme que pour linverseur, excepte que
n
p
est divise par 2.
Ceci reduit le denominateur, ce qui deplace la courbe de transfert

vers la droite.
De meme, pour une porte NON-ET à N entrees, on a
q
VDD |VTp | + N1 np VTn
q
VM =
1 + N1 np
revenir
plein
ecran
fermer
quitter
La translation a` droite est due aux nFETs en serie resistance plus

grande
Mod`
Caract
erisation du . . .
Porte NON-ET
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
(iii) Les deux autres caracteristiques sont proches, mais pas

identiques (!!)
Porte NON-ET
Ici, le nFET superieur est a` priori un court-circuit.
Porte NON-OU
Caract
eristiques . . .
Le pFET correspondant est un circuit ouvert.
Portes complexes
On peut modeliser les deux nFETs par un transistor

equivalent.
Techniques de . . .
page daccueil
page titre
JJ
II
VDD
VDD
VDD
VDD
VDD
Vo
page 59 de 96
V1
V2
Vo
0 VDD
VDD
V1
Vo
n
2
revenir
plein
ecran
fermer
quitter
Mod`
Caract
erisation du . . .
Porte NON-ET
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 60 de 96
revenir
plein
ecran
fermer
quitter
Le nFET equivalent reflète le fait que les 2 nFETs en serie

ont une resistance double 2n
Le pFET de linverseur equivalent correspond a` un seul
pFET original, lautre etant eteint.
Donc, on a:
q q
VM
VDD |VTp | + 12
q
=
1 + 12 np
n
p VTn
Mod`
Caract
erisation du . . .
Porte NON-ET
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
(ii) Cette caracteristique est legèrement differente de la (iii)

car
La source du nFET qui subit une transition a` la grille
nest pas branchee directement à la masse.
page titre
Donc, la tension sappliquant est VM VX .

JJ
II
page 61 de 96
revenir
plein
ecran
fermer
quitter
De plus, VSB 6= 0, ce qui modifie legèrement la tension

de seuil VTn .
Mod`
Caract
erisation du . . .
7.8. Porte NON-OU
Mod`
ele RC des . . .
Caract
erisation du . . .
VDD
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
V1
V2
page titre
JJ
II
page 62 de 96
revenir
plein
ecran
fermer
quitter
Vo
n
Mod`
Caract
erisation du . . .
Porte NON-OU
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
VDD
Linverseur
Porte NON-ET
(i)
Porte NON-OU
Caract
eristiques . . .
(ii)
(iii)
Portes complexes
Techniques de . . .
page daccueil
page titre
0
VSS
JJ
II
VDD
Vin
Trois evènements provoquent une transition de 1 vers 0 a` la sortie:

page 63 de 96
(i) Une transition simultanee de V1 = V2 = VDD a` V1 = V2 = 0;

revenir
plein
ecran
fermer
quitter
(ii) Une transition de V1 = VDD a` V1 = 0, V2 etant constant a` 0;

(iii) Une transition de V2 = VDD a` V2 = 0, V1 etant constant a` 0.
Mod`
Caract
erisation du . . .
Porte NON-OU
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 64 de 96
revenir
plein
ecran
fermer
quitter
(i) La caracteristique la plus proche de 0 est celle des transitions simultanees.

Puisque V1 = V2 , les deux pFETs et les deux nFETs
ont la meme entree.
On peut donc etablir un isomorphisme avec un inverseur equivalent.
2 pFETs en serie de dimensions Wp L un pFET
equivalent de Wp 2L.
2 nFETs en parallèle de dimensions Wn L un
nFET equivalent de 2Wn L.
Mod`
Caract
erisation du . . .
Porte NON-OU
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
VDD
Portes complexes
Techniques de . . .
VDD
page daccueil
page titre
V1
V2
p
2
p
Vo
JJ
II
page 65 de 96
revenir
plein
ecran
fermer
quitter
V1 = V2
Vo
2n
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-OU
Les deux transistors equivalents sont en saturation, donc au point
milieu VM on a:
IDp = IDn
2
(2n )
(p /2)
(VM VTn )2 =
VDD VM |VTp |
2
2
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
...ce qui donne
Portes complexes
Techniques de . . .
VM
page daccueil
page titre
JJ
II
page 66 de 96
revenir
plein
ecran
fermer
quitter
q
VDD |VTp | + 2 np VTn
q
=
1 + 2 np
Meme forme que pour linverseur, excepte que

2.
n
p
est multiplie par
Ceci augmente le denominateur, ce qui deplace la courbe de transfert

vers la gauche.
De meme, pour une porte NON-OU à N entrees, on a
q
VDD |VTp | + N np VTn
q
VM =
1 + N np
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
7.9. Caract
eristiques dynamiques NON-ET
Soit une porte NON-ET. Sa capacite de sortie est
Mise `
a l
echelle des . . .
Cout = CF ET + CL
Linverseur
Porte NON-ET
o`
u
Porte NON-OU
CF ET = CDn + 2CDp
Caract
eristiques . . .
Portes complexes
Techniques de . . .
Aussi: capacite de jonction Cx = CSn + CDn
page daccueil
VDD
VDD
Rp
Rp
page titre
JJ
II
Vo
V1
V2
Rn
page 67 de 96
Cout
revenir
plein
ecran
fermer
quitter
Rn
Cx
Mod`
Caract
erisation du . . .
NON-ET: cycle de charge
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Initialement, la tension de sortie Vo est a` 0.

Une transition a` lentree provoque une montee
vers VDD .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
Puisquun seul pFET conduit, on obtient un circuit de charge identique à celui dun inverseur.
JJ
II
Vo (t) = VDD 1 et/p
Vo
o`
u
p = Rp Cout
Le temps de montee est donc
tr 2.2p
page 68 de 96
Si les deux pFETs conduisent, il se reduit a`

revenir
tr 1.1p
plein
ecran
fermer
quitter
ich
On a donc
page daccueil
page titre
VDD
Cout
Mod`
Caract
erisation du . . .
NON-ET: cycle de charge
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
On peut exprimer le temps de montee sous forme de fonction lineaire de CL :
Porte NON-ET
tr = t0 + 0 CL
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 69 de 96
revenir
plein
ecran
fermer
quitter
o`
u
t0 = 2.2Rp CFET
est le temps de montee irreductible et
0 = 2.2Rp
est la pente de tr = f (CL ).
Si les 2 pFETs conduisent, Rp (et donc tr ) est divise par
2 dans toutes les expressions.
Toutefois, on doit se servir du pire cas (un seul pFET
conducteur) dans lanalyse de conception.
Mod`
Caract
erisation du . . .
NON-ET: cycle de d
echarge
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Facteur de complication la capacite de

jonction CX
Linverseur
Dans le pire des cas, CX portera une charge

et devra etre decharge en plus de Cout .
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
On modelise la decharge selon la loi exponentielle

Vo (t) = VDD et/n
o`
u la constante de temps est modelisee par la
formule dElmore:
idch2
Vo
idch1
Cout
page titre
n = n1 + n2
JJ
II
page 70 de 96
revenir
plein
ecran
fermer
quitter
La constante de temps de la decharge de Cout

est donnee par
n1 = Cout 2Rn
et celle de CX est donnee par
n2 = CX Rn
Cx
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
NON-ET: cycle de d
echarge
Le temps de chute est donc
Caract
erisation du . . .
tf 2.2n
Mise `
a l
echelle des . . .
Linverseur
...ce qui mène a`
Porte NON-ET
tf 2.2 [(CFET + CL ) 2Rn + CX Rn ]
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Sous forme de relation lineaire, on a:
Techniques de . . .
page daccueil
tf = t1 + 1 CL
...avec un delai irreductible de
page titre
JJ
II
page 71 de 96
revenir
plein
ecran
fermer
quitter
t1 = 2.2Rn (2CFET + CX )
...et une pente de
1 = 4.4Rn
La constante de temps n = Rn (2Cout + CX ), ce qui est equivalent a`
une capacite effective totale de
Ceff = 2Cout + CX
...plus de 2 fois la capacite de sortie les FETs en serie mènent à
des ralentissements majeurs.
Mod`
Caract
erisation du . . .
NON-ET `
a N entr
ees
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Le delai pire cas correspond a` la transition pilotee par une chane de

FETs en serie.
Ce delai augmente de manière quadratique avec le nombre dentrees.
Porte NON-OU
Caract
eristiques . . .
On se limite donc à 4 entrees.
Portes complexes
Techniques de . . .
page daccueil
1000
page titre
II
page 72 de 96
revenir
Dlai (ps)
JJ
800
tHL
600
tp
400
200
tLH
2
Nombre dentres
plein
ecran
fermer
quitter
10
12
14
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
7.10. Portes complexes

Soit la porte complexe CMOS realisant la fonction
Caract
erisation du . . .
y = x4 x5 (x2 + x3 ) + x2 x3 + x1
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
VDD
Porte NON-OU
Caract
eristiques . . .
x3
Portes complexes
x5
x4
Techniques de . . .
x2
page daccueil
x3
x2
page titre
JJ
x1
II
x5
page 73 de 96
x3
x4
x1
revenir
x2
x2
plein
ecran
fermer
quitter
x3
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Capacit
e de sortie
La capacite de sortie irreductible CFET est la somme de
contributions parasitiques de tous les transistors branches
a` la sortie.
Il y a un pFET et 3 nFET raccordes a` y.
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
Si tous les nFETs sont de meme taille, on a:

CFET = 3CDn + CSp
page daccueil
page titre
JJ
II
page 74 de 96
revenir
plein
ecran
fermer
quitter
Il est donc essentiel deffectuer des permutations (lorsque

possible) pour miniser le nombre de transistors directement relies a` y.
Mod`
Caract
erisation du . . .
Temps de descente
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Le reseau de nFETs est toujours responsable du temps de

descente.
Linverseur
Dans ce cas-ci, le pire cas est une chane de 3 transistors

x4 , x5 , (x2 ou x3 ).
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
Il faut donc determiner le temps de decharge si x4 = x5 =

1 et soit x2 , soit x3 est a` 1 (aucun autre chemin entre y
et VSS )
page titre
JJ
II
x5
Cn2
x2
x1
x4
page 75 de 96
x3
revenir
plein
ecran
fermer
quitter
x2
Cn1
x3
Cn3
Mod`
Caract
erisation du . . .
Cycle de d
echarge
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
La formule dElmore sapplique:
Linverseur
Porte NON-ET
n = n1 + n2 + n3
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
Si tous les nFETs sont de taille

egale, on a
idech3
x5
idech2
page daccueil
n1 = Rn Cn1 = Rn (CSn + 2CDn )
x4
idech1
page titre
JJ
II
n2 = 2Rn Cn2 = 2Rn (CSn + CDn )

n3 = 3Rn Cout
Il sensuit que
page 76 de 96
revenir
plein
ecran
fermer
quitter
Ceff = 3Cout + 2Cn2 + Cn1
x3 ou x2
Cn1
Cn2
Cout
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Temps de mont
ee
Le reseau de pFETs est lie au temps de montee.
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Dans ce cas-ci, le pire cas est une chane de 3 transistors x1 , (x4 ou

x5 ), (x2 ou x3 ).
Il faut donc determiner le temps de decharge si x1 = 0, (x4 xor
x5 = 1), (x2 xor x3 = 1) et quil nexiste aucun autre chemin entre y
et VDD .
Portes complexes
Techniques de . . .
VDD
page daccueil
page titre
x4
x3
x5
Cp 1
JJ
II
Cp 2
x2
page 77 de 96
x3
x2
Cp 3
x1
revenir
plein
ecran
y
fermer
quitter
Mod`
Caract
erisation du . . .
Cycle de d
echarge
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
La formule dElmore sapplique:
Linverseur
VDD
Porte NON-ET
n = n1 + n2 + n3
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
x4 ou x5
Si tous les nFETs sont de taille

egale, on a

n1 = Rp Cp1 = Rp 2CSp + 2CDp

n2 = 2Rp Cp3 = 2Rp 3CSp + CDp
ich1
Cp 1
x2 ou x3
ich2
Cp 3
x1
n3 = 3Rp Cout
Il sensuit que
page 78 de 96
revenir
plein
ecran
fermer
quitter
Ceff = 3Cout + 2Cp3 + Cp2
ich3
Cout
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Consommation
La consommation de linverseur etait donnee par
2
P = VDD IDDQ + Cout VDD
f
Linverseur
Le terme dynamique provient en fait des transitions à la

sortie.
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
Le facteur dactivite correspond donc a` la probabilite

quil y ait une transition 01 a` la sortie dans un cycle
dhorloge donne.
JJ
II
Cette transition appelle necessairement une transition opposee 10 et correspond donc à un cycle charge / decharge
de Cout .
Pour un reseau de N portes, on a
page titre
page 79 de 96
Pdyn =
revenir
plein
ecran
fermer
quitter
N
X
2
i Ci VDD
f
i=1
o`
u i est le facteur dactivite de la ième porte et Ci la
capacite du noeud correspondant.
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Consommation
On peut estimer les facteurs dactivites en assumant les
entrees dune porte equiprobables.
On part alors de la table de verite, e.g.
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 80 de 96
revenir
plein
ecran
fermer
quitter
x1 x2 x3 x1 + x2 + x3 x1 x2 x3
0 0 0
1
1
0 0 1
0
1
0 1 0
0
1
0 1 1
0
1
1 0 0
0
1
1 0 1
0
1
1 1 0
0
1
1 1 1
0
0
Le facteur dactivite est donne par
= p0 p1
o`
u p0 est la probabilite que la sortie soit à 0, p1 quelle
transite vers 1.
Mod`
Caract
erisation du . . .
Consommation
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
En vertu des tables de verite, on trouve

1
7
=
N ON OU 3 =
8
8

1
7
N ON ET 3 =
=
8
8
7
64
7
64
page titre
JJ
II
page 81 de 96
revenir
plein
ecran
fermer
quitter
Cette approche est limitee car les entrees sont rarement

equiprobables.
Des techniques avancees existent cependant, dans le meme
esprit.
Mod`
Caract
erisation du . . .
7.11. Techniques de conception
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Optimisation de la performance:
1. Augmenter VDD
Porte NON-ET
gains marginaux
Porte NON-OU
consommation + elevee
Caract
eristiques . . .
problèmes de robustesse dans les circuits denses
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
2. Augmenter le ratio
W
L
permet un courant plus eleve, donc des cycles de charge / decharge

plus rapides
attention à lautocharge (self-loading) lorsque CF ET domine Cout
3. Reduire la capacite de charge Cout
reduction de la sortance (donc de CL )
page 82 de 96
revenir
reduction de CF ET
reduction de la capacitance parasite des interconnexions
4. Equilibrer
les temps de montee et de descente
rend la performance plus constante
plein
ecran
fermer
quitter
reduit la consommation
Mod`
Caract
erisation du . . .
Optimisation dune porte
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
La caracteristique statique (position du point milieu VM ) depend du

ratio n et p .
Le temps de montee depend de p et le temps de descente de n .
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
Il est plus important de minimiser les delais de propagation (tp , tr et

tf ) que davoir une caracteristique DC parfaite.
On ajuste donc les tailles des transistors afin de maximiser la rapidite
et on verifie ensuite si la caracteristique DC est acceptable.
Linverseur symetrique peut servir de reference n = p
Linverseur de reference est donc caracterise par

W
W
=r
L p
L n
page 83 de 96
revenir
plein
ecran
fermer
quitter
M
ethode pour une porte complexe, on ajustera les tailles des
transistors de manière à approcher les tr , tf de linverseur de reference.
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Transistor unitaire
En conception, on utilise le transistor unitaire comme reference.
Transistor unitaire le plus petit transistor possible (avec L = 2)
tel que defini par les règles de design.
On determine les caracteristiques de ce transistor:
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Ru =
k0
W
L u
1
(VDD VT )
Techniques de . . .
page daccueil
page titre
JJ
II
CGu = Cox (W L)u

CDu = CGDu + CDBu
CSu = CGSu + CSBu
On se limite a` des multiples entiers W = mWu o`
u m entier
page 84 de 96
Wu
revenir
plein
ecran
X
fermer
quitter
Mod`
Caract
erisation du . . .
Techniques de conception: NON-OU
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Reseau nFET de la porte NON-OU: pire temps de descente lorsquun

seul nFET conduit.
Situation semblable a` linverseur, donc on pose N = n
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Le temps de descente sera tout de meme un peu plus grand que pour
linverseur car CFET (et donc Cout ) est plus grand.
Techniques de . . .
page daccueil
VDD
page titre
JJ
II
V1
V2
P
Vo
page 85 de 96
N
revenir
plein
ecran
fermer
quitter
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Techniques de conception: NON-OU

Reseau pFET de la NON-OU: 2 pFET en serie avec une resistance
totale de
R = RP + RP
o`
u
Porte NON-ET
RP =
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Utilisant linverseur comme reference, on pose
Techniques de . . .
page daccueil
1

VDD |VTp |
R = Rp = 2RP
ce qui implique
P = 2p
page titre
JJ
II
page 86 de 96
Les pFET sont donc 2 plus gros que dans linverseur:

W
W
=2
L P
L p
Le temps de montee sera quand meme plus grand que linverseur
(Cout plus grand)
revenir
Dans une porte NON-OU à N entrees on aurait

plein
ecran
N = n
fermer
quitter
P = N p
Mod`
Caract
erisation du . . .
Techniques de conception portes complexes
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
VDD
Reseau pFET: Dans tous les

cas, une chane de 3 transistors est impliquee.
x3
x5
x4
x2
Donc, tous les pFETs ont un

P = 3p .
x3
x2
page daccueil
page titre
JJ
II
Reseau nFET: La chane a`

gauche implique dans le pire
cas 3 transistors N 3 =
3n .
Chane du milieu: N 2 = 2n
page 87 de 96
revenir
plein
ecran
fermer
quitter
Transistor à droite: N 1 = n .
N 3
x1
y
x5
x3
N 2
x4
x1
N 1
x2
x2
x3
N 2
Mod`
Caract
erisation du . . .
Autres techniques
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
1. Mise `
a l
echelle progressive
peut ameliorer la performance jusquà 20%;
technique moins efficace avec des technologies plus denses.
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 88 de 96
revenir
plein
ecran
fermer
quitter
Mod`
Caract
erisation du . . .
Autres techniques
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
2. Tampon disolement: permet disoler lentrance et la

sortance
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 89 de 96
revenir
plein
ecran
fermer
quitter
La porte a` entrance elevee voit une capacite de sortie

faible (sortance de 1)
La porte a` sortance elevee (2e inverseur) a une entrance faible
Mod`
Caract
erisation du . . .
Autres techniques
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 90 de 96
revenir
plein
ecran
fermer
quitter
3. Structures arborescentes: remplacer les portes à entrance elevee par plusieurs portes a` entrance faible
Le delai cumule des etages sera moindre que le delai
de la porte originale
Permet disoler lentrance elevee de la sortance elevee
analogue au tampon.
Mod`
Caract
erisation du . . .
Cascade dinverseurs
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
Pour piloter une charge capacitive elevee, on utilise une

cascade de portes logiques.
Contre-intuitif : une cascade de portes proprement mises
a` lechelle sera plus rapide quune seule porte
Le plus simple est de considerer dabord une cascade dinverseurs.
On peut determiner:
le nombre optimal detages;
la taille optimale de chaque etage.
page 91 de 96
revenir
plein
ecran
fermer
quitter
Mod`
Caract
erisation du . . .
Cascade dinverseurs - 2
Mod`
ele RC des . . .
VDD
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur de reference est symetrique et le

transistor nMOS est un transistor unitaire.
Linverseur
r ()
Porte NON-ET
Porte NON-OU
Probl`
eme: pour piloter une grosse charge,
la porte pilotante peut etre grossie elle
devient elle-meme difficile à piloter.
Caract
eristiques . . .
Portes complexes
1 ()
Techniques de . . .
Solution: cascade de portes progressive

page daccueil
page titre
JJ
II
page 92 de 96
revenir
plein
ecran
fermer
quitter
Ci
S 2
...
N
CL
S
N 1
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Portes complexes
Techniques de . . .
page daccueil
On suppose les paramètre de linverseur de reference connus:

R1 resistance FET
C1 capacite dentree
1 = n = p transconductance
page titre
JJ
II
page 93 de 96
revenir
plein
ecran
fermer
quitter
Dans la cascade, les paramètres sont mis a` lechelle comme

suit:
j = S j1 1
Cj = S j1 C1
Rj =
R1
S j1
Mod`
Caract
erisation du . . .
etage j
Mod`
ele RC des . . .
etage j + 1
VDD
Caract
erisation du . . .
VDD
Mise `
a l
echelle des . . .
Linverseur
Rj
j+1
Rj
j+1
Porte NON-ET
Porte NON-OU
Caract
eristiques . . .
Cj
Cj+1
Portes complexes
Techniques de . . .
page daccueil
page titre
JJ
II
page 94 de 96
revenir
Constante de temps de charge / decharge a` letage j: j = Rj Cj+1 .

Delai total:
= 1 + 2 + 3 + + N
= R1 C2 + R2 C3 + R3 C4 + + RN CL
R1 2
R1
R1
= R1 SC1 +
S C1 + 2 S 3 C1 + + N 1 S N C1
S
S
S
= N SR1 C1
= N Sr (A),
plein
ecran
o`
u r = R1 C1 est le delai de reference.
fermer
quitter
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Caract
erisation du . . .
Mise `
a l
echelle des . . .
Linverseur
On a lequation (A) ( = N Sr ); on rajoute lequation (B): CL =

S N C1 .
Système de 2 equations à 2 inconnues (S et N )
Porte NON-ET
Porte NON-OU
(B) implique N =
Caract
eristiques . . .
Portes complexes
ln
CL
C1
ln(S)
On substitue dans (A) pour obtenir = f (S) = r ln
Techniques de . . .
Pour minimiser le delai, on pose

page daccueil
page titre
JJ
II

CL S
= r ln
=0
S
C1 S ln(S)
S
1
S
=
=0
S ln(S)
ln(S) S [ln(S)]2
ce qui implique ln(S) = 1 S = e.
page 95 de 96
revenir
plein
ecran
fermer
quitter
On peut ensuite trouver N =
ln
Le delai total est donc = e ln
CL
C1
= ln
ln(S)
CL
C1
CL
C1
CL
C1
S
.
ln(S)
Mod`
Caract
erisation du . . .
Mod`
ele RC des . . .
Le resultat precedent sous-estime S en assumant CF ET = 0
Caract
erisation du . . .
Mise `
a l
echelle des . . .
etage j
Linverseur
etage j + 1
VDD
VDD
Porte NON-ET
Porte NON-OU
Rj
j+1
Caract
eristiques . . .
Portes complexes
Rj
Techniques de . . .
Cj
CF,j
j+1
Cj+1
page daccueil
page titre
JJ
II
Ici, on a j = Rj (CF,j + Cj+1 ) et CF,j = S (j1) CF,1 .
Donc = R1 (CF,1 + C2 ) + R2 (CF,2 + C3 ) + + RN (CF,N + CL ).
page 96 de 96
revenir
plein
ecran
fermer
quitter
Le delai total devient = N R1 CF,1 + N SR1 C1 .

h

i
S
On obtient = lnxS + r ln(S)
ln CCL1 o`
u x = R1 CF,1 .
En optimisant par rapport a` S, on obtient lequation S(ln(S) 1) =
x
.
r

GIF4201 C 7

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

GIF4201 C 7

Transféré par

Droits d'auteur :

Formats disponibles

Mod`

Professeur: Benoit Gosselin

Si on fait abstraction du drain et de la

Lapplication dune tension positive a` la

Cette charge est caracterisee par une densite de charge QS (C/cm2 ):

Si on observe le potentiel en fonction de la distance a`

Le potentiel diminue rapidement dans loxyde...

...plus lentement dans le substrat.

Lapplication dun VG > 0 cree un champ

On a ES (champ electrique de surface) et

Le champ exerce une force sur les particules

Si la tension de grille est faible:

Comportement autour de la tension de seuil:

1. Si VG < VTn , QS = QB (charge immobile)

2. Si VG > VTn , QS = QB + Qe < 0 (couche de- mobiles

3. A VG = VTn , Qe = 0; si VG = VTn + dV , Qe < 0.

Donc, VTn est la tension `a partir de laquelle tous les atomes

qui, comme param`etre, nest pas sous le controle du concepteur VLSI.

ce qui montre quune couche mince doxyde resulte en un

La tension de saturation est definie par le point de pente

ce qui fait que Vsat = VGSn VTn .

2. La zone triode (o`

3. La zone de saturation (o`

Effets de polarisation du substrat

On propose une structure simple comme mod`ele dun

Rn est donc variable f (VDSn ).

On peut calculer Rn approximativement pour chacune des

on a substitue VDD pour VGSn ;

Ces deux parties sont difficiles `a traiter parce quelles changent

Cette capacite varie aussi avec le voltage selon

Si la jonction est abrupte, i.e. densite constante daccepteurs

La jonction a la forme dune bote rectangulaire.

On distingue la capacite due au fond de la bote (Cbot ) et

Csw = Cjsw Psw

A partir de VG = VTp , la grille est suffisamment negative

On a Qh = 0 si VSGp < |VTp | et Qh > 0 autrement.

Si on fixe VSDp a` VDD ...

De meme la tension de saturation est donnee par

(b) Rapidite plus grande;

(c) Consommation plus faible.

Reduction des dimensions dun facteur s:

reduction de laire de lordre de s2 (!!)

Puisque k 0 = Cox , la transconductance devient

Si on met a` lechelle les tensions, on a VGS = VGS

Lanalyse statique ou analyse DC assume

Lanalyse dynamique ou transitoire

Inverseur analyse statique

soit le reseau nMOS est actif et fournit une connection

Donc, la plage de sortie de linverseur est pleine (0VDD ).

Tension `a la sortie correspondant `a un 1: VOH = VDD

Inverseur analyse statique

Si on fait varier Vi de 0 a` VDD suffisamment lentement pour eliminer

La caracteristique poss`ede 3 regions

Inverseur analyse statique

Les plages valides de 0 et de 1 sont definies par les points de pente

On a donc un 0 `a lentree si Vi [0, VIL ] et un 1 si Vi [VIH , VDD ].

Pour calculer le point milieu o`

On determine ensuite dans quelles zones doperation sont les deux

Inverseur analyse statique

Les deux transistors etant en saturation, on a

Inverseur analyse statique

On observe que VM peut etre fixe en ajustant le ratio

Le facteur fixe (hors du controle du concepteur) est