Académique Documents
Professionnel Documents
Culture Documents
Electronique - Numerique 2 PDF
Electronique - Numerique 2 PDF
ELECTRONIQUE
NUMERIQUE
Cours destin aux Automaticiens
Yves Darbellay
Bibliographie
Electronique Automobile de lAMAD.
Circuits numriques Ronald J.Tocci
Techniques numriques srie Schaum
ETML
Introduction :
1. INTRODUCTION
1.1 Reprsentation des grandeurs
Nombreux sont les systmes qui utilisent des grandeurs en entre, les traitent et dlivrent en
sortie des commandes ou des informations pour l'utilisateur. Les grandeurs peuvent tre
reprsentes de deux faons :
Reprsentation analogique
Reprsentation numrique
Page 1
ETML
Systmes de numration :
2. SYSTEMES DE NUMERATION
2.1 Introduction
Le nombre de symboles utiliss caractrise le numro de la base. Celui que nous connaissons le
mieux est le systme dcimal mais nous allons aussi dfinir les systmes binaire, octal,
hexadcimal.
milliers
centaines
dizaines
units
10 3
10 2
10 1
10 0
Remarque : 10 0 = 1
1981 10 = 1 10 3 + 9 10 2 + 8 10 1 + 1 10 0
Autre exemple : 27,46
dizaines
units
diximes
centimes
10 1
10 0
10 -1
10 -2
27,46 10 = 2 10 1 + 7 10 0 + 4 10 -1 + 6 10 -2
Page 1
ETML
Systme de numration :
10110 2 = 1 2 4 + 0 2 3 + 1 2 2 + 1 2 1 + 0 2 0 = 22 10
Complter la liste des 16 premiers nombres binaires
23
22
21
20
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
10
.....
.....
.....
.....
11
.....
.....
.....
.....
12
.....
.....
.....
.....
13
.....
.....
.....
.....
14
.....
.....
.....
.....
15
.....
.....
.....
.....
Equivalent
Dcimal
Page 2
ETML
Systmes de numration :
26
25
24
23
22
21
20
MSB
LSB
:
:
:
:
:
:
:
2
2
2
2
2
2
2
=
=
=
=
=
=
=
44
22
11
5
2
1
0
Reste
Reste
Reste
Reste
Reste
Reste
Reste
0
0
0
1
1
0
1
LSB
MSB
Alors 88 10 = 1011000 2
Important :
Page 3
ETML
Systme de numration :
Pour la conversion de la partie fractionnaire il est possible dutiliser la mthode des produits
successifs.
Principe: Le nombre dcimal fractionnaire est multipli par 2. La partie entire de ce produit
reprsente le premier bit aprs la virgule. La partie fractionnaire de ce premier produit est son
tour multiplie par 2. La partie entire de ce produit reprsente le deuxime bit aprs la virgule.
Lopration de conversion continue de la mme manire jusqu ce que le produit obtenu soit
gal 1.0.
Exemple: 0.84375 10 convertir en binaire.
0.84375 2
= 1.6875
0.6875
= 1.375
0.375
= 0.75
0.75
= 1.5
0.5
= 1.0
=
0.84375 10
0, 1 1 0 1 1 2
26
25
24
23
22
21
20
128
64
32
16
128
+ 32
+ 16
+2
= 178 10
2 -2
2 -3
0.5
0.25
0.125
0.5
+ 0.125
= 0.625 10
Page 4
ETML
Systmes de numration :
651 8 =
=
6 82 + 5 81
384 + 40
+ 1 80
+ 1 = 425 10
donc
18
110
101
001
651 8 = 110101001 2
Inversement, l'quivalent octal d'un nombre binaire s'obtient en sparant ses chiffres en tranches
de 3, en partant de la droite, et en crivant l'quivalent octal de chacune de ces tranches.
Exemple : 1011101 2 en octal
001
011
101 2
Page 5
ETML
Systme de numration :
Dix chiffres de 0 9.
Exemple :
01101011 2 = 6B 16
11111111 2 = FF 16
356 16
2 AF 16
= 3 16 2 + 5 16 1 + 6 16 0
= 768
+ 80
+6
= 854 10
= 2 16 2 +10 16 1 + 15 16 0
= 512
+ 160
+ 15
= 687 10
A3F.C 16 = 10 16 2 +3 16 1
= 2560 + 48
+ 15 16 0
+ 15
+ 12 16 -1
+ 0.75
= 2623.75 10
423 : 16
26 : 16
1 : 16
=
=
=
26 reste
1 reste
0 reste
7
10
1
LSB
MSB
423 10 = 1A7 16
Pour la partie fractionnaire, on procde par produits successifs par 16.
Exemple:
0.2265625
16 = 3.625
0.625
16 = 10.0
0.2265625 10
Page 6
= 0.3A 16
ETML
Systmes de numration :
3
0011
9F3 16 = 100111110011 2
Exemple : AC1.3B 16 convertir en binaire
A
1010
C
1100
1
0001
.
.
3
B
0011 1011
1010
A
0111
7
1101
D
0101
5
.
.
1000
8
1
8
Page 7
ETML
Systme de numration :
Page 8
Base 2
binaire
0
1
10
11
100
101
110
111
1000
1001
1010
1011
1100
1101
1110
1111
10000
10001
10010
10011
10100
10101
10110
10111
11000
11001
11010
11011
11100
11101
11110
11111
100000
Base 16
hexadcimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
ETML
Systmes de numration :
2.6 Exercices
2.6.1 Convertir les binaires suivants en dcimal
e) 101010 2
a) 001100 2
i) 11110001111 2
b) 000011
f) 111111 2
j) 11100.011 2
c) 011100
g) 100001
k) 110011.10011 2
h) 111000 2
l) 1010101010.1 2
d) 111100 2
g) 34.75 10
b) 100 10
e) 255 10
h) 25.25 10
c) 111 10
f) 500 10
i) 27.1875 10
e) 37.123 8
b) 376 8
f) 45.765 8
d) 11.11 8
e) 37.6 8
b) 72 8
f) 11.4 8
d) 20.1 8
e) 110110.11011 2
b) 111000 2
f) 11000.1001 2
d) 1011.011 2
e) 888.8 16
b) 67E 16
f) EBA.C 16
d) 1111.1 16
i) 204.125 10
b) 10 10
f) 2560 10
j) 255.875 10
c) 14 10
g) 3000 10
k) 631.25 10
d) 16 10
h) 62500 10
l) 10000.00390625 10
Page 9
ETML
Systme de numration :
g) AB.F 16
b) E 16
e) 1F.C 16
h) 123.8 16
c) 1C 16
f) 239.4 16
i) 2AB.C4 16
e) 10100111.111011 2
b) 10000001.1101 2
f) 1000000.0000111 2
Page 10
d) 10000.1 2
ETML
710
0011
0100
0111BCD
mais
34710
101011011 2
BCD
8
0
0
0
0
0
0
0
0
1
1
4
0
0
0
0
1
1
1
1
0
0
2
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
Page 1
ETML
XS 3
0
0
0
0
0
1
1
1
1
1
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
Page 2
Gray
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
ETML
Continuer laddition des bits leur voisin de droite et reporter les sommes ainsi obtenues
jusqu atteindre le LSB.
Le nombre en code Gray comportera toujours le mme nombre de bits que le binaire
original.
1
0
+
0
1
+
1
1
+
1
0
+
Nombre binaire
Code Gray
Ajouter le MSB du nombre binaire obtenu au voisin de droite immdiat du code Gray.
1
0
+
1
0
+
1
1
+
Code Gray
Binaire
26 lettres minuscules
26 lettres majuscules
10 chiffres
Chaque code comporte 7 bits. Le code ASCII est employ dans la transmission d'informations
alphanumriques entre un ordinateur et des dispositifs d'entre/sortie externes (clavier,
imprimante, cran, etc..)
Page 3
ETML
Page 4
ASCII 7 lments
100 0001
100 0010
100 0011
100 0100
100 0101
100 0110
10 0 0111
100 1000
100 1001
100 1010
100 1011
100 1100
100 1101
100 1110
100 1111
101 0000
101 0001
101 0010
101 0011
101 0100
101 0101
101 0110
101 0111
101 1000
101 1001
101 1010
011 0000
011 0001
011 0010
011 0011
011 0100
011 0101
011 0110
011 0111
011 1000
011 1001
010 0000
010 1110
010 1000
010 1011
010 0100
0101010
010 1001
010 1101
010 1111
010 1100
011 1101
Hexadcimal
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
30
31
32
33
34
35
36
37
38
39
20
2E
28
2B
24
2A
29
2D
2F
2C
3D
ETML
3.6 Exercices
3.6.1 Convertir les BCD suivants en dcimal
a) 00010111
c) 010101000011
e) 0001000000000000.0101
b) 10000110
f) 1010
d) 00110010.10010100
e) 145.6
b) 13
f) 21.001
d) 872.8
e) 650
b) 18
f) 689
d) 42
e) 10000100
b) 0111
d) 00101001
f) 00111100
e) 10000101
b) 01100100
f) 00010000
d) 10011010
e) 10011
b) 10000
f) 11100
d) 10010
e) 11100
b) 11111
f) 101010
d) 110011
PAY(ER) F.10.0
Page 5
ETML
Un outil physique pour matrialiser les fonctions de base utilises, ce sont les circuits
logiques.
Les variables sont des grandeurs qui ne peuvent prendre que deux tats (0 ou 1). Comme en
algbre ordinaire, on symbolise ces variables par des lettres, par exemple :
variables de sortie :
F
S
L
M
Fonction
Sortie
Lampe
Moteur, etc...
Une expression boolenne est une association de variables lies par des signes d'oprations
Exemple: S = A B + C
Lire S gale A et B ou C car en algbre de Boole = ET, + = OU (sera expliqu plus loin)
Lorsque l'tat des sorties d'un systme logique ne dpend uniquement que de l'tat des entres et
non du pass du systme, on parle de LOGIQUE COMBINATOIRE, dans le cas contraire, on
parle de LOGIQUE SEQUENTIELLE.
2 lignes
4 lignes
8 lignes
La partie gauche de la table de vrit contient TOUTES les combinaisons des variables (entres).
La partie droite contient la valeur prise par l'expression pour chaque combinaison (sortie).
Page 1
ETML
Pour la ralisation de la TdV, on remarque que la variable A (poids faible) change chaque
ligne, la variable B change toutes les deux lignes, C toutes les quatre lignes, etc...
Exemple: TdV trois variables
C
Variables tat de
d'entre la sortie
forme vraie
forme inverse ou complmente
Attention: Toute entre d'un circuit logique non raccorde (entre en l'air) se met dans l'tat "1"
et est sensible aux parasites (effet d'antenne). On prendra donc garde de ne jamais laisser une
entre inutilise en lair, mme si la porte nest pas utilise.
Page 2
ETML
NORME CEI
Remarque: En norme CEI, la pointe du triangle sur la ligne indique la direction de propagation
de l'information.
4.3.1.2 TdV de l'inverseur
A
S= A
.....
.....
0
1
0
Page 3
ETML
74
LS
04
13
12
11
10
GND
(A + B) C
AB + CD
ou encore : A B C
4.3.2.1 Symboles logiques dune porte ET
MIL
CEI
A
A
S=AB
B
Page 4
&
S=AB
ETML
S=AB
.....
.....
.....
.....
1
0
08
B4
A4
S4
B3
A3
S3
14
13
12
11
10
A1
B1
S1
A2
B2
S2
GND
Page 5
ETML
CEI
A
S=A+B
B
S=A+B
S=A+B
.....
.....
.....
.....
1
0
32
B4
A4
S4
B3
A3
S3
14
13
12
11
10
A1
B1
S1
A2
B2
S2
GND
Page 6
ETML
A B
4.3.4.1 Symboles logiques dune porte NON-ET
MIL
A
CEI
A
S=AB
&
S=AB
ou
&
S=AB
S=AB
.....
.....
.....
.....
1
0
Page 7
ETML
00
B4
A4
S4
B3
A3
S3
14
13
12
11
10
A1
B1
S1
A2
B2
S2
GND
MIL
A
CEI
A
S=A+B
S=A+B
ou
S=A+B
Page 8
A+B
.....
.....
.....
.....
ETML
02
S4
B4
A4
S3
B3
A3
14
13
12
11
10
S1
A1
B1
S2
A2
B2
GND
Pour une porte OU EXCLUSIF deux entres, la sortie est haute si une entre ou lautre est 1,
mais pas les deux la fois.
AB+AB=AB
4.3.6.1 Symboles logiques dune porte OU EXCLUSIF
MIL
A
CEI
S=AB
A
=1
S=AB
Page 9
ETML
AB
.....
.....
.....
.....
1
0
86
Numro indiquant le contenu de lIC: 4 portes OU EXCLUSIF avec le brochage
suivant.
VCC
B4
A4
S4
B3
A3
S3
14
13
12
11
10
A1
B1
S1
A2
B2
S2
GND
Page 10
ETML
AB+A B= AB
4.3.7.1 Symboles logiques dune porte NON-OU EXCLUSIF
MIL
A
CEI
A
S=AB
=1
=1
ou
S=AB
AB
.....
.....
.....
.....
1
0
Page 11
ETML
B4
A4
S4
Y3
B3
A3
14
13
12
11
10
A1
B1
S1
S2
A2
B2
GND
Page 12
OU
ET
NON
0 + 0 = .....
0 0 = .....
0 = .....
0 + 1 = .....
0 1 = .....
1 = .....
1 + 0 = .....
1 0 = .....
1 + 1 = .....
1 1 = .....
ETML
.............
&
&
.............
1
.............
.............
.............
&
.............
Page 13
ETML
&
.....
.....
.....
S = .....
=1
.....
Page 14
S = AC + B C + A BC
ETML
(X + Y) = X Y
(X Y) = X + Y
Simplifier lexpression z = (A + C) (B + D)
Page 15
ETML
(X + Y) = X Y
X
Y
X+Y
&
XY = X + Y
Page 16
ETML
Le deuxime thorme
(X Y) = X + Y
&
XY
X
Y
X + Y = XY
&
&
&
&
&
&
Page 17
ETML
De mme toute expression logique est ralisable en ne recourant qu des portes NOR.
1
1
1
ABC + ABC
AC + BC + AB + D
A B + CD + A D + EF + G H
Il est noter, que dans la forme canonique, le signe de complmentation (barre) ne peut pas
surmonter plus dune variable dun terme. On ne peut pas avoir par exemple:
BCD
ACD
Page 18
ETML
4.12.2.1 Exemple
Simplifier le circuit suivant:
C
1
&
&
1
&
Page 19
ETML
4.12.2.2 Exemple
Simplifier lexpression
z = ABC + ABC + A BC
4.12.2.3 Exemple
Simplifier lexpression
Page 20
z = (A + B)(A + B + D)D
ETML
4.12.2.4 Exemple
Simplifier lexpression
z = A C (A B D ) + A BC D + A BC
1. Somme de produits.
2. Produit de sommes.
Page 21
ETML
ABC
ABC
y = ABC + A B C
4.13.2.2 Produit de sommes ou forme maxterme
Toutes les lignes de la Tdv comportant un 0 la sortie sont multiplies logiquement. Pour
ces lignes, toutes les variables dentre sont inverses et additionnes logiquement.
A+B+C
A+B+C
y = (A + B +C) ( A + B + C )
Pour cet exemple, lexpression sous la forme minterme est plus longue et donc moins
avantageuse. Chaque cas doit tre analys afin de choisir la meilleure forme.
Page 22
ETML
Lquation y = ABC + ABC + ABC + ABC peut par exemple tre simplifie de la manire
suivante:
Le terme A B C comporte deux variables communes avec chacun des autres termes. Lalgbre de
Boole nous autorise ajouter deux autres termes A B C et de mettre en facteur:
y = ABC + ABC + ABC + ABC + ABC + ABC
y = BC(A + A) + AC(B + B) + AB(C + C)
y=BC+AC+AB
y = C (B + A) + A B
Le chapitre suivant nous montrera une autre mthode pour la simplification de ces quations.
4.13.4 Schma de lquation simplifie
Il sagit de convertir lquation obtenue en un schma ralisable. Par exemple pour lquation
obtenue au chapitre 4.13.3 :
y=BC+AC+AB
Le schma comporte 3 portes ET 2 entres et une porte OU 3 entres.
C
A
&
&
&
Page 23
ETML
Dans la srie TTL, les portes NON-ET sont les plus rpandues. Pour cette raison nous allons
transformer le schma obtenu ci-dessus de manire nutiliser que des portes NAND. Nous
utiliserons le thorme de De Morgan pour cette transformation:
C
A
&
&
&
Les 3 AND 2 entres sont transformes en NAND en ajoutant un cercle aux sorties.
Pour rtablir lgalit logique, il faut ajouter un cercle dinversion aux entres de la porte OR.
La porte OR ayant ces entres inverses nest autre quune des reprsentations dune porte
NAND deux entres. Sur le schma dfinitif, on laissera de prfrence cette reprsentation qui
illustre bien la forme originelle dune somme de produit.
4.13.5 Mise en service et dpannage
Il ne reste plus qu raliser le cblage pratique, pour ce faire on indique sur le schma les
numros des bornes de chaques portes utilises:
A
D1a
1
&
2
D1b
4
D2a
13
1
2
&
6
y
12
D1c
9
&
8
10
D1d
12
D1 = 74LS00
D2 = 74LS10
13
&
D2b
11
3
4
5
D2c
6
9
10
11
Alimentation D1 D2:
VCC
pin 14
GND pin 7
Page 24
ETML
A
A
Page 25
ETML
C
C
AB
AB
Ou
AB
A
AB
Page 26
ETML
C
CD
CD
CD
CD
AB
AB
Ou
AB
A
AB
Page 27
ETML
A
1
1
D
S = ............................
S = ............................
1
1
1
B
A
1
D
S = ............................
1
D
S = ............................
Page 28
ETML
4.14.6.1 Exemple
Ou
A+B
A
A+B
Page 29
ETML
4.15 Exercices
4.15.1 Exercice sur la fonction AND
4.15.1.1 Complter le diagramme des temps Y1
4.15.1.2 Complter le diagramme des temps Y2 si lentre A est court-circuite la masse.
4.15.1.3 Complter le diagramme des temps Y3 si lentre A est court-circuite au VCC.
A
&
B
Y1
Y2
Y3
Page 30
ETML
A
>=1
B
Y1
Y2
Y3
Page 31
ETML
A
&
B
Y1
Y2
Y3
Y4
Y5
Page 32
ETML
A
>=1
B
Y1
Y2
Y3
Y4
Y5
Page 33
ETML
=1
S
Nombre binaire
A1
=1
A0
&
Y
B1
Nombre binaire
Page 34
=1
B0
A1
A0
B1
B0
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
ETML
D2
=1
D1
D0
D2
D1
D0
.......
.......
.......
.......
.......
.......
.......
.......
=1
S
Page 35
ETML
=1
D2
=1
D1
=1
E
D0
Page 36
D2
D1
D0
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
.......
ETML
&
&
&
>=1
Y
&
A = 1, B = 0, C = 1 et D = 1.
Page 37
ETML
>=1
>=1
&
Y
>=1
a) Y = AB(C + D)
b) Y = (A + B + CDE) + BCD
Page 38
ETML
a) Y = (M + N)(M + P)( N + P)
b) Y = ABC + ABC + BCD
c) Y = ABC
d) Y = A + BC
e) Y = ABCD
f) Y = A(B + C)D
g) Y = (M + N)(M + N)
h) Y = ABCD
4.15.11 Exercices de transformation de circuit en portes NAND et NOR
4.15.11.1 Construire les circuits puis les transformer en utilisant que des portes NAND
a) X = BC + AC + AB
b) Y = A + BCD
c) Z = P + QR
d) S = AB + AB
e) P = A B + AB
f) Q = AB + AB
g) U = AB + C + DE
h) V = A + BC + D
4.15.11.2 Construire les circuits puis les transformer en utilisant que des portes NOR
a) X = (A + B)(C + D)
b) Y = (A + B)C(D + E)
c) Z = A(B + C)D
Page 39
ETML
Page 40
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
1
ETML
b) Table mintermes
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
0
0
1
1
0
0
1
0
0
0
1
1
0
0
1
0
0
0
1
0
0
0
0
1
0
0
1
0
1
0
Page 41
ETML
c) Table maxtermes
Page 42
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
1
1
0
1
1
1
0
1
1
1
1
1
0
1
1
1
0
1
1
0
1
1
0
1
0
1
0
ETML
b) Un nombre binaire de 4 bits est not A3A2A1A0 o A3, A2, A1 et A0 reprsentent chacun
des bits, A0 tant le LSB. Concevoir un circuit logique qui donne une sortie haute quand
le nombre binaire est suprieur 0010 et infrieur 1000.
c) Trois cellules photolectriques sont claires par trois rayons lumineux (Une par rayon).
Elles sont ltat haut lorsquelles sont claires et ltat bas dans le noir. Ces rayons
clignotent de manire squentielle. Concevoir un circuit logique qui produit un signal haut
quand les trois rayons sont allums ou teints en mme temps.
d) Quatre grandes cuves dans une usine de fabrication de produits chimiques contiennent
diffrents liquides chauffs. Des capteurs de niveau servent dceler le dpassement dun
niveau prtabli dans les cuves A et B. Des capteurs thermomtriques surveillent la
temprature des cuves C et D pour quelles ne descendent pas sous une valeur de
consigne. Supposer que les capteurs de niveau sont " 0 " quand le niveau est correct et
" 1 " quand il est trop haut. Supposer que les capteurs thermomtriques sont " 0 " quand
la temprature est acceptable et " 1 " quand elle est trop basse. Concevoir un circuit
logique qui sonne lalarme quand se produisent en mme temps un niveau trop haut dans
A ou B et une temprature trop basse dans C ou D.
e) Ce schma illustre un circuit dalarme dune automobile qui dtecte diverses situations
non souhaitables. Les trois contacts donnent respectivement ltat de la porte du
conducteur, de lallumage et des phares. Concevoir un circuit logique ayant ces trois
contacts comme entres et comme sortie une alarme un si:
+5 V
Ouvert
Porte
Ferm
+5 V
Alarme
Allumage
Circuit
ON
Logique
OFF
+5 V
Phares
ON
OFF
Page 43
ETML
Page 44
ETML
Les bascules :
5. LES BASCULES
Faisant suite notre tude de la logique combinatoire, nous abordons maintenant la logique
SEQUENTIELLE.
A chaque tat des variables d'entre correspond un seul tat des variables de sortie et
inversement.
A un tat des variables d'entre peut correspondre plusieurs tats diffrents des variables
de sortie parce que le circuit se souvient de ses tats prcdents.
Les circuits squentiels complexes sont constitus de circuits squentiels lmentaires et
de circuits combinatoires. Parmi les principaux, citons :
Sorties mmorises
Entres
Entres
Logique
Sorties
combinatoire
Logique
Mmoire
Sorties mmorises
combinatoire
Page 1
ETML
Les bascules :
Lorsqu'une impulsion modifie l'tat de la sortie, la sortie reste dans cet tat aprs
l'impulsion : c'est la mmoire de la bascule.
Q = 0 et Q = 1
Q = 1 et Q = 0
Sortie normale
Sortie inverse
Entres
5.3 La bascule RS
R signifie RESET ou Remise Zro (RAZ)
S signifie SET ou Remise un (RAU)
5.3.1 Schmas portes NAND
&
&
Page 2
ETML
Les bascules :
5.3.3 TdV
0
0
1
1
0
1
0
1
.....
.....
.....
.....
.....
.....
.....
.....
5.3.4 Fonctionnement
On a au dpart S = 1 et R = 1 Q = 0, Q = 1
&
&
Ce systme donne en sortie une commutation franche. De plus, avec les deux sorties Q et Q , on
dispose d'une sortie qui recopie la position de l'interrupteur et d'une sortie qui recopie l'inverse
de la position de l'interrupteur.
Page 3
ETML
Les bascules :
S
0
R
0
1
Q
0
1
Q
0
Les sorties peuvent changer d'tat tout moment quand une ou plusieurs entres
changent et sans aucune autre dpendance.
Dans un systme synchrone, un signal supplmentaire appel signal d'horloge (en anglais
CLOCK ou CLOCK PULSE) et not CLK va imposer le moment exact ou la sortie change
d'tat.
Le signal d'horloge est une suite d'impulsions carres ou rectangulaires
1
0
Page 4
ETML
Les bascules :
La transition peut se faire pendant que le signal d'horloge est gal 1 mais le plus
souvent :
Nous trouverons sur les schmas les symboles suivants sur l'entre d'horloge :
LATCH
C1
LATCH
C1
CLK
CLK
C1
Il est noter que la majorit des systmes numriques existants sont synchrones. On parlera
alors de systmes SEQUENTIELS par opposition aux systmes combinatoires dj tudis.
Page 5
ETML
Les bascules :
&
LATCH
&
&
5.4.2 Fonctionnement
La sortie ne peut changer d'tat que si on a une impulsion S = 1 ou R = 1 pendant
S
LATCH
R
1S
C1
1R
CLK
Q
S
LATCH
R
1S
S
CLK
Page 6
1S
C1
1R
C1
1R
1S
C1
1R
ETML
Les bascules :
5.5 La bascule D
5.5.1 Schma portes NAND
D
&
&
LATCH
&
&
D
LATCH
1D
CLK
C1
1D
C1
Q
0
1
.....
.....
.....
.....
Page 7
ETML
Les bascules :
5.6 La bascule JK
5.6.1 Symboles de la bascule JK
J
1J
LATCH
C1
1K
J
CLK
K
Bascule JK transparente
1J
C1
1K
Q + = JQ + KQ
Nous dsignons par Q l'tat de la sortie avant la transition et par Q+ l'tat de la sortie aprs la
transition.
Nous pouvons remplir la TdV de la JK en utilisant cette quation.
5.6.3 TdV de la bascule JK
1)
2)
3)
4)
Q+
0
0
1
1
0
1
0
1
.....
.....
.....
.....
Nous constatons :
Ligne 4): chaque transition, Q est invers, la bascule fonctionne en diviseur par 2.
Dans ce mode, on parle de bascule bistable.
Page 8
ETML
Les bascules :
Le schma suivant nous montre le cblage de la bascule JK fonctionnant comme une bascule D.
D
1J
CLK
C1
Q
1K
1J
CLK
C1
Q
1K
T
Q
1J
CLK
1K
CLR
CLK
C1
PRE
C1
1D
CLR
Page 9
ETML
Les bascules :
5.7 Exercices
5.7.1 Exercice sur la bascule RS
5.7.1.1
1
S
0
1
R
0
1
Q
0
1
Q
0
5.7.1.2
1
S
0
1
R
0
1
Q
0
1
Q
0
Page 10
ETML
Les bascules :
1S
C1
1R
5.7.2.1
1
S
0
1
R
0
1
LATCH
0
1
Q
0
1
Q
0
5.7.2.2
1
S
0
1
R
0
1
LATCH
0
1
Q
0
1
Q
0
Page 11
ETML
Les bascules :
1S
C1
1R
5.7.2.3
1
S
0
1
R
0
1
CLK
0
1
Q
0
1
Q
0
5.7.2.4
1
S
0
1
R
0
1
CLK
0
1
Q
0
1
Q
0
Page 12
ETML
Les bascules :
1S
C1
1R
5.7.2.5
1
S
0
1
R
0
1
CLK
0
1
Q
0
1
Q
0
5.7.2.6
1
S
0
1
R
0
1
CLK
0
1
Q
0
1
Q
0
Page 13
ETML
Les bascules :
D
CLK
1D
C1
Q
5.7.3.1
1
D
0
1
CLK
0
1
Q
0
1
Q
0
5.7.3.2
1
D
0
1
CLK
0
1
Q
0
1
Q
0
Page 14
ETML
Les bascules :
1D
LATCH
C1
5.7.4.1
1
D
0
1
LATCH
0
1
Q
0
1
Q
0
5.7.4.2
1
D
0
1
LATCH
0
1
Q
0
1
Q
0
Page 15
ETML
Les bascules :
D
CLK
1D
C1
Q
5.7.5.1
1
D
0
1
CLK
0
1
Q
0
1
Q
0
5.7.5.2
1
D
0
1
CLK
0
1
Q
0
1
Q
0
Page 16
ETML
Les bascules :
D
CLK
1D
C1
Q
5.7.6.1
1
D
0
1
CLK
0
1
Q
0
1
Q
0
5.7.6.2
1
D
0
1
CLK
0
1
Q
0
1
Q
0
Page 17
ETML
Les bascules :
J
CLK
K
1J
Q
C1
1K
5.7.7.1
1
J
0
1
K
0
1
CLK
0
1
Q
0
5.7.7.2
1
J
0
1
K
0
1
CLK
0
1
Q
0
Page 18
ETML
Les bascules :
PRE
1J
CLK
C1
1K
CLR
5.7.8.1
1
PRE
0
1
CLR
0
1
J
0
1
K
0
1
CLK
0
1
Q
0
5.7.8.2
1
PRE
0
1
CLR
0
1
J
0
1
K
0
1
CLK
0
1
Q
0
Page 19
ETML
Les bascules :
Capteur S1
Noir = 1
Capteur S2
Blanc = 0
Raliser un montage dons la sortie est 1 pour une rotation droite et 0 pour une rotation
gauche. (Ce montage peut tre ralis en utilisant une seule bascule tudie au chapitre 5.
Page 20
ETML
Les compteurs :
6. LES COMPTEURS
6.1 Introduction
Les compteurs sont des circuits lectroniques numriques importants. Ce sont des circuits
logiques squentiels et sont construits en utilisant des bascules. Les caractristiques principales
des compteurs numriques sont les suivantes:
QA
CLK
1J
C1
1
QB
1J
C1
1K
Q
QC
1J
C1
1K
Q
QD
1J
C1
1K
Q
1K
Q
6.2.2 Chronogramme
CLK
QA
QB
QC
QD
Page 1
ETML
Les compteurs :
6.2.3 Fonctionnement
Les quatre bascules JK sont montes en mode .......................... et leurs sorties sont appliques
aux entres d'horloge du flip-flop suivant. Le dclenchement des bascules se propage dans le
compteur, pour cette raison on parle de compteur propagation.
Il s'coule un certain temps entre le front descendant de l'horloge et le dclenchement des flipflops suivants, c'est donc un type de compteur asynchrone, dans la mesure o toutes les bascules
ne dclenchent pas exactement en accord avec les impulsions d'horloge.
Notons encore, que chaque cellule divise la frquence de son entre par deux.
6.2.4 Exercice sur le compteur asynchrone
Complter le chronogramme et donner la squence du compteur ci-dessous.
1
QA
1J
CLK
QB
C1
1
QC
1J
C1
1K
Q
QD
1J
1J
C1
1K
Q
C1
1K
Q
1K
CLK
QA
QB
QC
QD
QA 1
1J
CLK
C1
1
1K CLR
QB
1K CLR
1J
C1
Q
QC
1J
C1
Q
1K CLR
QD
1J
C1
1K CLR
&
Page 2
ETML
Les compteurs :
CLK
QA
QB
QC
QD
QA
Q
QB
J
&
QC
J
C1
C1
1
Q
C1
CLK
6.3.2 Chronogramme
CLK
QA
QB
QC
Page 3
ETML
Les compteurs :
Q + = J Q + KQ
Q
Q+
.....
.....
.....
.....
.....
.....
.....
.....
QC
QB
QA
QC+
QB+
QA+
JC
KC
JB
KB
JA
KA
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
Toutes les autres lignes sont des tats indtermins. Il est maintenant possible de trouver aprs
simplification les quations des entres J et K des bascules JK.
Page 4
ETML
Les compteurs :
JB = ..........
JC = ..........
KA = ..........
KB = ..........
KC = ..........
QC
QB
JC
KC
JB
KB
JA
KA
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
Page 5
ETML
Les compteurs :
Marche suivre:
a) Remplir J et K selon les quations trouves ( 6.4.3 )
b) Remplir Q+ en utilisant lquation de la JK ( 6.4.2 )
c) Extraire le cycle complet du compteur, par exemple sous la forme utilise dans 6.4.1.:
Cette solution n'est pas unique et nous allons supposer que les quations trouves sont:
JA = 0
JB = 1
JC = QB
KA = 0
KB = 1
KC = QB
Page 6
ETML
Les compteurs :
QC
QB
JC
KC
JB
KB
JA
KA
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
.....
Page 7
ETML
Les compteurs :
Page 8
ETML
Logique programmable :
7. Logique programmable
7.1
Introduction
7.2
Concept de base1
Un circuit de logique programmable (PLD) est un circuit intgr qui peut tre programm afin
d'excuter des fonctions logiques spcifiques. La plupart des PLDs sont constitus de deux
rseaux de portes logiques, un rseau AND suivi d'un rseau OR. Les quations des fonctions
programmes sont crites sous la forme minterme ou somme de produits. (Voir cours
d'lectronique numrique - Systmes logiques combinatoires).
Page 1
ETML
7.3
Logique programmable:
Convention de notation1
La structure des PLDs tant trs diffrente de celle des portes TTL ordinaires, de nouvelles
notations logiques ont t dveloppes.
Exemple: S = A B C
A B C
S = ABC
A
B
C
X X X
Reprsentation standard
S = ABC
produits.
Les lignes verticales sont les entres du
PLD.
Les "X" reprsentent des fusibles.
Les fusibles relient les entres du PLD
S = AB
X X
Fusible non-programm
(Intact)
Page 2
ETML
7.4
Logique programmable :
Ce sont des PLDs en lecture seule, qui peuvent servir stocker des programmes fixes ou tre
utilises pour des applications logiques. Dans ce cas, le rseau AND est fixe et le rseau OR est
programmable.
B
Fusible OR
AB
AB
AB
AB
Hard AND
F1
F2
F3
F4
Extrait de Programmable Logic Devices Databook and Design Guide National Semiconductor
Page 3
ETML
7.4.2
Logique programmable:
B
Fusible OR
A
AB
B
AB
Fusible AND
F1
F2
F3
F4
Extrait de Programmable Logic Devices Databook and Design Guide National Semiconductor
Page 4
ETML
7.4.3
Logique programmable :
B
Hard OR
AB
A
B
AB
AB
Fusible AND
F1
F2
F3
F4
Extrait de Programmable Logic Devices Databook and Design Guide National Semiconductor
Page 5
ETML
7.5
Logique programmable:
7.5.1 Exemple
Pour illustrer les procdures suivre pour la programmation d'un PLD, prenons un exemple
simple. Ralisons un circuit deux entres et quatre sorties dont les quations sont:
F1 = A
F2 = AB
F3 = A + B
F4 = AB + AB
PAL CE 16 V 8 H - 25
Type de la famille
Technologie:
CMOS Eletrically
Erasable
Nombre d'entres
Type des sorties
V = Versatile
(Bidirectionnelles)
Nombre de flip-flops
Puissance
H = Half Power
(90 mA)
Vitesse
-25 = 25 ns tPD
Ce PLD comporte donc 16 entres dont 8 peuvent tre utilises en sortie ou entre-sortie.
Page 6
ETML
Logique programmable :
7.5.3 Compilation
Il s'agit maintenant de dterminer les fusibles "griller". Ce travail pourrait tre fait la main
mais serrait considrable. C'est pourquoi il existe plusieurs programmes capables de gnrer une
liste de fusibles "griller" partir de:
Equations boolennes
Table de vrit
Graphes d'tat
Logigrammes
VHDL
...
Page 7
ETML
Multivibrateur monostable
Multivibrateur astable
Lorigine du nom " 555 " vient du diviseur interne de tension, constitu de trois rsistances de
5 k. Ce diviseur permet de dfinir deux seuils, 1/3 VCC et 2/3 VCC.
8.1 Brochage
Masse / Ground - 1
8 - Vcc
Enclenchement / Trigger - 2
7 - Dcharge / Discharge
Sortie / Output - 3
6 - Seuil / Threshold
Rinitialisation / Reset - 4
5 - Tension de commande
Control Voltage
VCC
> 2/3 VCC
5k
Control voltage
Treshold
+
5k
+
Trigger
R Preset Q
5k
Output
Discharge
GND
Page 1
ETML
8.4.2 Fonctionnement
Au repos
borne 3
=0V
bornes 6 et 7 = 0 V
borne 2
= VCC
Ds que l'on envoie une impulsion < 1/3 Vcc sur 2, la sortie 3 passe 1. Le condensateur C se
charge travers R car le transistor Q est bloqu. Au moment o UC atteint 2/3 Vcc, la sortie 3
revient 0, le transistor Q conduit et le condensateur est dcharg, on se retrouve l'tat de
repos. La dure d'impulsion se calcule par
t = 1,1 R C
avec
t en [s]
R en []
C en [F]
Remarque: Dans tous les cas, la dure de l'impulsion Trigger sur borne 2 devra tre plus courte
que l'impulsion de sortie.
8.4.3 Diagramme des temps. (pour Vcc = 5 V)
Trigger (2)
VCC
1/3 VCC
Output (3)
VCC
Threshold (6)
Discharche (7)
2/3 VCC
Page 3
ETML
3 - OUTPUT = sortie. Cette sortie peut dlivrer ou absorber un courant de 200 mA.
4 - RESET = remise zro. Cette entre permet de remettre zro la sortie et provoque
la mise en conduction du transistor de dcharge, ce qui revient mettre la broche 7 la
masse.
Si cette entre RESET nest pas utilise, on la connectera au VCC afin dviter des
remises zro intempestives du 555 par des parasites.
8
3
6
7
555
2
5
1
Page 2
10nF
ETML
VCC
R
Entre
4
6
7
555
5
1
10nF
Trigger (2)
VCC
1/3 VCC
Output (3)
VCC
Threshold (6)
Discharche (7)
2/3 VCC
Sur cet exemple, si R = 1 k et C = 100 nF et que le train dimpulsions soit gnr par un
capteur donnant 1000 impulsions par tour, quel doit tre la vitesse minimum du moteur pour que
le circuit ne donne pas derreur?
Page 4
ETML
VCC
RA
4
RB
555
6
2
5
1
8.5.2 Fonctionnement
Ds qu'il est mis sous tension, ce systme gnre des signaux rectangulaires. Supposons
la sortie 3 au niveau 1 donc le transistor Q1 est bloqu. Le condensateur se charge
travers RA + RB.
Quand UC descend en dessous de 1/3 VCC, la bascule RS est remise 0 par l'entre 2 et la
sortie repasse 1. C se recharge travers RA + RB et le cycle recommence
Page 5
ETML
Nous appellerons le temps o la sortie est gale 1 "tch" pour temps de charge et le temps o la
sortie est gale 0 "tdech" pour temps de dcharge. Ainsi on obtient:
f =
1
143
.
=
T ( R A + 2 RB ) C
t en [s]
C en [F]
R en []
T en [s]
f en [Hz]
Attention: la frquence maximum laquelle le 555 peut fonctionner en astable est 200 kHz
Nous pouvons exprimer le rapport cyclique ou le facteur de forme du signal de sortie par:
D=
t ch
100
T
ou
D=
RA + RB
100
RA + 2RB
avec
D en [%]
tch et T en [s]
RA et RB en []
Page 6
ETML
Les Mmoires :
9 LES MMOIRES
9.1
Octet ( byte ) :
Capacit :
Adresse :
Temps daccs :
Dure pour faire une opration de lecture, ce temps est dsign pat tACC.
Vcc
Bus dAdresses
Vcc
Bus de Donnes
CS
R/W
OE
Gnd
Mmoire parallle
Clk
Serial Data&Adr
In/Out
Chip Enable
Gnd
Mmoire srielle (I2C-Bus)
Page 1
ETML
Avantages
Inconvnients
9.2.1
Les Mmoires :
Mmoire parallle
Grande capacit.
Trs rapide.
Encombrement ; ncessite beaucoup de
signaux de commande
Mmoire srielle
Encombrement trs rduit ; ncessite
peu de signaux de commande ; bonne
immunit aux parasites
Trs lente
Slection de Range
A0
A1
OE
Range 0
Decodeur
1:4
Registre 4
Registre 0
CS
Bus de donnes
Range 1
Registre 1
Range 2
Registre 5
Tampon de
sortie
Range 3
D7 D6 D5 D4 D3 D2 D1 D0
Slection de Colonne
A2
A3
Colonne 0
Colonne 1
Decodeur
1:4
Colonne 2
Colonne 3
Cette architecture est prsente aussi bien dans une mmoire parallle que dans le cur dune
mmoire srielle.
9.2.2
/CS
Adresse
Adresse
/OE
/OE
R/W
Donnes
R/W
tCSA
Dout
Cycle de lecture
tCW
Donnes
Din
Cycle dcriture
Page 2
ETML
Les Mmoires :
MSB
R/W
ACK
Start
Stop
R/W = 0 : Ecriture
R/W = 1 : Lecture
Dans cette technologie Q1 Q6 sont des transistors NMOS ( tous les transistors sont des MOS
canal-N). On a donc Q3 et Q4 monts en rsistances ce qui entrane une consommation en courant
relativement importante.
Page 3
ETML
Les Mmoires :
Ligne de mot
Vcc
Q3
Q4
Q5
Ligne de
Donne D
Q6
Q1
Q2
Gnd
Les oprations de lecture et criture se font en ouvrant Q5 et Q6 par la ligne de mot (Word Line).
Lors de lcriture on vient forcer la gate de Q2 travers Q5 respectivement celle de Q1 travers
Q6.
Lutilisation de la technologie CMOS (Complementary MOS) permet de supprimer le principal
dfaut de cette cellule SRAM, savoir sa consommation en courant.
Les tensions sont stables aussi longtemps que lalimentation est prsente.
Montage amlior :
Ligne de mot
Vcc
Q3 P
Q4
Q5
Ligne de
Donne D
Q6
Q1
N N
Q2
Gnd
Dans cette technologie Q1 et Q2 sont des transistors NMOS ; Q3 et Q4 sont des PMOS.
Q1 et Q4 conduisent alors que Q2 et Q3 sont bloqus ou inversment. On na donc aucune
consommation de courant statique.
CMOS = Complementary Metal Oxyde Semiconducteur , on utilise donc la fois des
transistors MOS canal-N et des MOS canal-P.
Les SRAM sont les mmoires les plus rapides que lon trouve sue le march.
Page 4
ETML
Les Mmoires :
9.3.2 DRAM
Les mmoires vives dynamiques (dynamic RAM) sont fabriques en technologie MOS ; elles ont une
grande capacit, une faible consommation et une assez grande vitesse ( mais plus lentes que les SRAM).
Contrairement aux SRAM qui conservent leurs donnes dans des bascules, les DRAM stockent les
informations binaires ( 0 ou 1) dans des condensateurs MOS trs petits ( quelques pF). Ces minuscules
condensateurs se dchargent dans le temps et ncessitent dtre priodiquement rechargs. On parle alors
du rafrachissement des DRAM. Cette opration est ncessaire toutes les 5 50 ms selon le type ( le plus
long tant le mieux). Ceci est un dsavantage, car il faudra une circuiterie supplmentaire par rapport la
SRAM . Pour les DRAM de petite capacit (< 64kbytes), le contrleur de mmoire dynamique, qui
renferme llectronique de rafrachissement, se trouve intgre sur la mme puce; de lextrieur ces RAM
dynamiques sutilisent comme des RAM statiques. Pour les DRAM de grande capacit, le contrleur de
mmoire dynamique sera externe, rendant ces mmoires un peu plus difficiles mettre en uvre.
Lavantage des DRAM provient de la simplicit de la structure de leurs cellules. Les DRAM occupent
environ 4 fois moins de surface que les DRAM ( donc 4 fois moins chres capacit gales ou 4 fois plus
de capacit surface gale). Paralllement elles consomment 2 6 fois moins que les SRAM capacits
gales.
Ces mmoires se retrouvent partout o lon a besoin de grande capacit de stockage et de faible
consommation.
Une cellule DRAM est est constitue de deux lments : un transistor MOS et un condensateur.
Ligne de mot
S1
VREF=VDD/2
S2
Q1
Donne In
Ligne de
Donne
S3
Cd
S4
Donne Out
Cs
criture : S1 & S2
sont
ferms
Y0
VP =VDD/2
Y1
+
VP =VDD/2
A0
A1
Ligne de mot 0
Matrice de
Cellules
M1
M0
Cs
Cs
Ligne de mot 1
M3
M2
Cs
Cs
Page 5
ETML
Les Mmoires :
9.3.3
Mmoire cache
Rapide
Mmoire principale,
mmoire vido bon march
Mmoire principale,
mmoire vido bon march
Mmoire principale,
mmoire vido bon march
Lente
Lente
15 ns pour SRAM
35 ns pour DRAM
Rapide
Mmoire principale
Rapide
(>100MHz)
--
Mmoire principale
800MHz (quipe
dun bus de 16
bits)
Rapide
2 fois plus rapide
que DRAM
--
Mmoire cache
Mmoires de tlphones,
configuration de modems
Carte vido
Mmoire vido trs chre
1
2
Page 6
ETML
9.4
Les Mmoires :
9.5
Page 7
ETML
9.6
Les Mmoires :
9.7
9.8
Effaable lectriquement directement sur le circuit (tension de 21V produite partir du 5V).
Mmoire damorage pour micro-ordinateur : petit programme stock en ROM qui charge le
systme dexploitation en RAM partir dun disque.
Gnrateur de caractres.
A noter que les microcontroleurs actuels contiennent presque toujours une partie de mmoire
EEPROM directement sur la mme puce de silicium, ainsi que de la RAM.
Page 8
ETML
Les Mmoires :
Mmoire FLASH
Les mmoires FLASH rassemblent les avantages des mmoires ROM, des RAM ainsi que des
disques durs.
Basse
consommation
ROM
RAM
FLASH
Non volatile
HDD
Rinscriptible
9.8.1 Technologie
Les mmoires Flash existent en diffrents types darchitecture. Selon cette architecture, elles sont
accessibles de manire squentielle ou alatoire, elles ncessitent une tension de programmation
plus leve que la tension dutilisation, elles sont plus ou moins rapides.
Le but de ce qui suit est de comprendre le principe de fonctionnement dune cellule seule.
Gate de contrle
Gate flottante
Nud daccumulation
Drain
Source
n
n
p
Substrat
Vpp
Ground
Programmation
Ground
p
09 MEMOIRES_04/ 10 JUILLET 2006
Vpp
Effacement
Page 9
ETML
Les Mmoires :
9.9
Page 10