Vous êtes sur la page 1sur 5

Questions de cours

Q1. Un processeur avec une architecture Von-Newman contient :

a. Un bus adresse et un bus data pour les donnes et les instructions,


b. Un bus adresse data, un bus data, un bus adresse program et un bus instructions,
c. Un bus adresse data, un bus adresse instruction et un bus data.

Q2. Un processeur avec une architecture RISC est :

a. Un processeur dont larchitecture est dite de Harvard,


b. Un processeur dont le jeu dinstruction est Complexe,
c. Un processeur dont les oprations sur le contenu de la mmoire se fait travers des registres
et dont le jeu dinstruction est rduit.

Q3. Le registre Program Counter (PC) contient :

a. Le code opration de linstruction en cours dexcution,


b. Les bits dtat (Z, N,V,C,Q) du programme en excution,
c. Ladresse de la prochaine instruction.

Q4. Un microcontrleur est :

a. Un microprocesseur intgr avec la mmoire et les priphriques I/O sur une mme puce,
b. Un microprocesseur qui doit tre intgr sur une carte mre avec la mmoire et les
priphriques I/O.

Q5. Un microprocesseur avec un pipeline de profondeur trois (fetch, decode, exec) permet de :

a. Davoir une latence de trois cycles puis une excution dune instruction par cycle,
b. Davoir une excution de trois instructions par cycle,
c. Une latence de trois cycles et une excution de trois instructions par cycle.

Q6. Larchitecture ARM est :

a. Une architecture CISC,


b. Une architecture RISC,
c. Une proprit intellectuelle vendue sous licence.

Q7. Pour les applications sensibles au cot plus quaux hautes performances, il faut choisir un
microcontrleur ARM de la famille :

a. Cortex-A,
b. Cortex-R,
c. Cortex-M.

Q8. Dans un processeur ARM Cortex-M4 le Nested Vector Interrup Controller permet de :

a. Dactiver, dsactiver, changer la priorit des interruptions lentre du Core ,


b. Controller le Core par le vecteur des interruptions.

1
Q9. Dans un processeur ARM Cortex-M4 le Link Register (LR) sert :

a. Sauvegarder le lien vers une fonction,


b. Sauvegarder le lien vers la pile dexcution,
c. Sauvegarder le Program Counter (PC) avant lexcution dune Sub-Routine

Q10. Le registre Application Program Status Register (APSR) contient :

a. Le registre Program Counter courant,


b. Les bits dtat (Z, N,V,C,Q) du programme en excution,
c. Le mode dexcution du programme en Thumb ou ARM.

Q11. Observer le schma suivant et choisir la bonne rponse sachant que linstruction suivante vient
dtre excute : pop(R3) ; // R3 is a 32 bits register

a. La taille globale rserve la pile dexcution augmente de 32 bits,


b. La taille disponible de la pile dexcution augmente de 32 bits,
c. La valeur du registre Stack Pointer (SP) augmente de 4.

Q12. Observer le schma suivant et choisir la bonne rponse :

a. La figure schmatise la restauration du PC lors du retour dune subroutine ,


b. La figure schmatise la sauvegarde du PC lors dun appel dune subroutine ,
c. La figure schmatise la sauvegarde du contexte lors dun interruption hardware.

Q13. Un cortex-M4 dont la taille de ses registres est de 32bits a un espace mmoire adressable de :

a. 4 Gbits,
b. 1 Mbits,
c. 512 Kbits.

Q14. Ladresse de dbut de lespace mmoire Flash on Chip alloue aux instructions dans Cortex-
M4 est :

a. 0x00000000,
b. 0x10000000,
c. 0x20000000.

Q15. Ladresse de dbut de lespace mmoire SRAM on Chip alloue aux donnes dans Cortex-
M4 est :

2
a. 0x00000000,
b. 0x10000000,
c. 0x20000000.

Q16. Une instruction assembleur ARM scrit selon la syntaxe suivante :

a. Label <space> instruction<space> ; comment,


b. <space>Label<space>instruction ;comment,
c. <space>instruction <space> ; comment.

Q17. La directive assembleur DCB permet de rserver dans la mmoire :

a. 8 bits,
b. 16 bits,
c. 32 bits,
d. 64 bits.

Q18. La directive assembleur DCW permet de rserver dans la mmoire :

a. 8 bits,
b. 16 bits,
c. 32 bits,
d. 64 bits.

Q19. La directive assembleur DCD permet de rserver dans la mmoire :

a. 8 bits,
b. 16 bits,
c. 32 bits,
d. 64 bits.

Q20. La directive assembleur DCQ permet de rserver dans la mmoire :

a. 8 bits,
b. 16 bits,
c. 32 bits,
d. 64 bits.

Q21. Observer le schma suivant et choisir la bonne rponse :

a. Stockage de donnes en Little endian ,


b. Stockage de donnes en Big endian ,
c. Stockage de donnes en Bit banding .

3
Q22. Lire linstruction suivante et donner le bon rsultat :

LDR R0, [R1] ;

a. R0 contient le contenu de la mmoire pointe par la valeur de R1,


b. La mmoire pointe par la valeur de R1 contient le contenu de R0,
c. R0 contient la valeur de R1.

Q23. Lire linstruction suivante et donner le bon rsultat :

STR R0, [R1] ;

a. R0 contient le contenu de la mmoire pointe par la valeur de R1,


b. La mmoire pointe par la valeur de R1 contient le contenu de R0,
c. R1 contient la valeur de R0.

Q24. Lire linstruction suivante et donner le bon rsultat :

MOV R0, R1 ;

a. R0 contient le contenu de la mmoire pointe par la valeur de R1,


b. La mmoire pointe par la valeur de R1 contient le contenu de R0,
c. R0 contient la valeur de R1.

Q25. Le suffixe S une instruction, exemple MOVS R0, 0x11 , permet de :

a. Indiquer que lopration est signe,


b. Indiquer que les bits dtats ( N, Z, C,V,Q) seront sauvegards,
c. Indiquer que le registre Stack Pointer sera incrment la fin de linstruction.

Q26. Le suffixe EQ une instruction, exemple MOVEQ R0, 0x11 , permet de :

a. Indiquer que lopration est sur 64 bits,


b. Indiquer que le bit dtat (Q) sera sauvegard,
c. Indique que linstruction ne sera excute que si le bit dtat Z=0.

Q27. En utilisant un Cortex-M4 comme cible, le mot cl const qui prcd une dclaration de
variable en langage C, exemple const char X , permet de :

a. Indiquer que lespace mmoire allou la variable X sera dans la ROM,


b. Indiquer que la variable X ne peut tre modifie durant lexcution du programme,
c. Indiquer que la variable X est visible par toutes les fonctions du programme.

Q28. En utilisant un Cortex-M4 comme cible, le mot cl volatile qui prcd une dclaration de
variable en langage C, exemple volatile char X , permet de :

a. Indiquer que lespace mmoire allou la variable X sera dans la SRAM,


b. Indiquer que la variable X peut tre modifie durant lexcution du programme par des
interruptions,
c. Indiquer que lespace mmoire allou la variable X sera dans la SRAM et quelle est locale.

4
Q29. En utilisant un Cortex-M4 comme cible, le mot cl static qui prcd une dclaration de
variable en langage C, exemple static char X , permet de :

a. Indiquer que lespace mmoire allou la variable X sera dans la SRAM,


b. Indiquer que la variable X ne peut pas tre modifie durant lexcution du programme,
c. Indiquer que lespace mmoire allou la variable X sera dans la SRAM, elle a une porte
locale et quelle retient sa valeur entre les appels de fonctions.

Q30. Choisir les bonnes rponses :

a. Une variable globale est une variable statique,


b. Une variable automatique est une variable locale,
c. Une variable locale est une variable automatique.

Q31. Observer le schma suivant et choisir la configuration GPIO adquate des pins LED1,LED2:

a. Mode output push-pull,


b. Mode output open drain,
c. Mode Input.

Q32. Observer le schma suivant et choisir la configuration GPIO adquate de la pins LED1,LED2:

d. Mode output push-pull,


e. Mode input weak pull-up
f. Mode Input.