Ecole Analog In2p3 2014 ADC SM

Conversion: mesures sur les ADC
Samuel Manen
Ecoles dlectronique analogique de lIN2P3

Frjus, juin 2014
Sommaire
Introduction
Caractristiques des ADC

Statiques
Dynamiques
Principales architectures dADC

ADC rampe
ADC approximation successive
ADC Flash
ADC Sigma delta
ADC Pipeline
A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

2
Introduction
quation idale dun ADC
Ua: signal analogique cod par un ADC idal

Ua ne peut varier que par valeurs discrtes:
Ua=d1.1/2.Uref+d2.1/4.Uref+d3.1/8.Uref+
..+ dn.1/2n.Uref
avec
di: ime bit de sortie de lADC (1 n)
Uref: gamme dynamique en entre de lADC
Dans le cas dun ADC, le signal Ua est purement

analogique et lquation comportementale ne peut
tre respecte quen ajoutant un terme derreur E,
dit erreur de quantification.
Lquation devient:
Ua=d1.1/2.Uref+d2.1/4.Uref+d3.1/8.Uref+
..dn. 1/2n.Uref +E
Pour un convertisseur idal:

- 1/2.1/2n.Uref E 1/2.1/2n.Uref. ( 0.5 LSB)
Dans le cas dun convertisseur rel, dautres erreurs

peuvent sajouter.

Schma gnral dun ADC
Filtre anti-repliement
Suiveur bloqueur
Quantification
Encodeur

Codes en sortie ADC

Rappels Frquence de Nyquist
Limite pratique due

lchantillonnage sur la bande
passante du signal dentre.
fS : frquence dchantillonnage
fB: bande passante du signal
dentre
Condition requise pour ne pas
avoir de recouvrement de
spectre
fB < 0.5fS ou fS > 2fB
frquence de Nyquist.

Suiveur bloqueur, dfinitions
Acquisition time (ta) = temps ncessaire pour suivre le signal analogique

Settling time (ts) = temps ncessaire pour tablir la valeur de tension la
prcision souhaite.
Tsample = ta + ts
Maximum sample rate = fsample(max) = 1/Tsample
Aperture time= temps ncessaire linterrupeteur dchantillonnage pour
souvrir aprs la commande.
Aperture jitter = Variations de aperture time dues aux variations de
lhorloge et au bruit.
2 catgories principales de S/H :

No feedback rapide et peu prcis
Feedback lent et plus prcis

Suiveur bloqueur
Suivi de la valeur et blocage ncessaire pour que

lADC numrise la valeur
Doit prsenter les caractristiques suivantes
Prcision de lADC 1/2^N
Rapide pour travailler en 2 phases dhorloge

100Ms/s, S/H doit fonctionner en 5ns
chantillonner le signal toujours au mme moment

Relche les contraintes de timing sur lADC
Dissipation aussi faible que possible.

Mais pour augmenter la prcision ou rduire la
priode de lhorloge, la dissipation sera
ncessairement augmente.

Suiveur bloqueur
Exemple :
Vgs-Vt=1V, W/L=10, k=70A/V, Cs=1pF => f-3db=100Mhz
Vgs varie suivant le signal dentre Vin
Ron varie
Frquence de coupure du filtre varie
Influence directe sur la distorsion
Gain dpend de lamplitude du signal dentre 10

Suiveur bloqueur
Bruit thermique est gnr et additionn au signal chantillonn par le switch MOS
Le bruit total est obtenu en intgrant la densit spectrale de bruit
11

Suiveur bloqueur
12

Caractristiques statiques dun ADC
INL, DNL
DNL : non linarit diffrentielle
DNL : cart entre un code et son code voisin.
Cet cart est mesur en tension et convertie

en LSB.
Cl dun bon ADC

Pas de code manquant
DNL < 1LSB garantit un ADC sans code

manquant.
Un ADC est dit monotone quand sa sortie

digitale augmente quand le signal dentre
augmente.
14

INL : non linarit intgrale
15

INL : non linarit intgrale
INL est lcart de la fonction de

transfert de lADC par rapport la
meilleure droite (fit, annulation
des erreurs de gain et doffset)
INL est aussi appele prcision

relative
INL est lintgrale de la DNL.
INL de 2 LSB pour un ADC de

12-bit signifie que la non linarit
max sera de 2/4096 or 0.05%.
16

Caractristiques dynamiques dun ADC
DR, SNR, SFDR, THD

Gamme dynamique ou dynamic range DR
La gamme dynamique (DR) dun ADC est le rapport de la tension pleine

chelle en entre FSR et de la valeur du LSB.
Une gamme dynamique de 60dB peut accepter des signaux entre x et

1000x.
Utiliser la pleine dynamique en entre sinon perte de rsolution !!
18

Tension rms, rappels
Physiquement, c'est la valeur de la tension continue qui provoquerait une

mme dissipation de puissance que u(t) si elle tait applique aux bornes d'une
rsistance.
Pour les rgimes sinusodaux de tension et de courant (u(t) = Vmax . sin(t)), la

valeur efficace est gale la valeur de crte (valeur maximale, Vmax) divise
par la racine carre de deux :
19

Bruit de quantification
20

SNR en considrant le bruit de quantification
21

SNR en considrant le bruit de
quantification et le bruit chantillonnage
22

SNR en fonction de C
23

SNR structure mode commun /diffrentielle
24

THD Total Harmonic Distorsion
25

THD Total Harmonic Distorsion
26

SINAD: Signal-to-noise and distorsion ratio
27

ENOB effective number of bits
28

Spurious-Free Dynamic Range (SFDR)
SFDR est le rapport de lamplitude rms du fondamental sur la valeur rms de plus grande
distorsion.
SFDR est fonction de lamplitude et de la frquence du signal dentre.
29

Intermodulation Distortion (IMD)
IMD est un phnomne faisant apparatre des nouvelles frquences qui ne sont pas dues au
signal dentre.
Two-tone IMD est mesur en appliquant 2 signaux sinusodaux purs de frquence

proche, f1 et f2, en entre de lADC.
On dfinit ainsi les diffrents IMD:

2nd-order intermodulation products (IM2): f1 + f2, f2 - f1
(IM3): 2 x f1 - f2, 2 x f2 - f1, 2 x f1 + f2, 2 x f2 + f1
(IM4): 3 x f1 - f2, 3 x f2 - f1, 3 x f1 + f2, 3 x f2 + f1
(IM5): 3 x f1 - 2 x f2, 3 x f2 - 2 x f1, 3 x f1 + 2 x f2, 3 x f2 + 2 x f1.
30

Principales caractristiques des ADC
31

Architectures ADC
ADC Flash
ADC FLASH
Nomms aussi ADC parallles
Le plus rapide, N bits chaque coup

dhorloge.
Partie analogique complexe

Grand nombre de comparateurs
ADC N-bit de rsolution , 2N-1
comparateurs connects en parallle
Rfrences de tension
Rf de tension gnres par un rseau
de R espac de VFS/2N (~1 LSB)
Code thermomtre
Mercure monte toujours la
temprature
33

ADC Flash
Rsolution limite par les comparateurs
Surface active
Capacit dentre
Puissance consomme
Cascade dtages large bande et faible gain.
Faible offset
Un latch contre-raction positive en sortie du comparateur
Sparkle Codes
Ex: 00011111 attendu, 00010111 lu.
Bulles dans le code thermomtre
Erreur cause par le comparateur,
Temps dtablissement imparfait
Mismatch en temps.
Mtastabilit
Sortie comparateur ambigu, sortie mtastable
viter ces tats mtastables
Plus de temps de rgnration
Code gray 1 bit change
Prcaution sur lhorloge, attention au jitter!!
34

Conclusions FLASH
Technologies bipolaires pour obtenir les convertisseurs les plus rapides
Conversion rate de lordre du GS/s
Rsolution 8 bits utilis pour des applications large bande

Grand nombre de comparateurs faible offset
Nombre de comparateurs *2 pour chaque bit supplmentaire et ils doivent tre en mme
temps 2 fois plus prcis
ADC 8 bits flash compar un pipeline

Surface active 7 fois plus grande pour un Flash
La capacit dentre 6 fois plus grande pour le Flash
Puissance dissipe double pour un flash
35

Sub-Ranging ADCs
Sub-ranging ADC utiliss

Pour des rsolutions suprieures 8bits
Surface active plus petite
Dissipation plus faible
ADC appels aussi

Multi-step or half-flash converter.
Bits convertir sont spars en petits
groupes.
Rduction du nbre de comparateurs et
logique plus simple.
Conversion plus lente.
36

Architectures ADC
ADC Rampe
ADC RAMPE ou INTEGRATING ADC
ADC les plus populaires (multimtre, )

Grande rsolution
Bonne rjection au bruit
Numrisent des signaux faible bande passante
38

ADC simple rampe
Forme la plus simple

Principe
Tension entre intgre et cette
valeur intgre est compare une
rfrence connue
Temps mis par lintgrateur pour
faire basculer le comparateur est
proportionnel la valeur de tension
entre.
Conditions de bon fct
Rfrence stable et prcise
Inconvnients
Trs dpendant des valeurs R et C
Rptitivit des caractristiques
impossible obtenir
D la fonderie
39

ADC double rampe
ADC intgre une tension dentre

inconnue (VIN) pendant un temps
fixe (TINT)
Puis on dsintgre (TDEINT) en
utilisant une rfrence de tension
connue (VREF) .
Avantages
Insensible la valeur des composants
Une erreur introduite par la valeur des
composants durant lintgration sera
compense durant la dsintgration
40

Conclusions ADC RAMPE
Convertisseurs trs lents avec des faibles bande passante

entre.
Rsolution 12-16bits
Peu coteux
Dissipe peu
Taux de conversion jusqu quelques centaine dchantillons
par seconde
Entre en comptition avec ADC S-D
Les deux fonctionnent avec des signaux faible bande passante
Trs utiliss dans des applications industrielles trs bruyantes
Rejette les bruits hautes frquences et 50Hz.
Possibilit dannuler les offsets par un cycle de calibration

41

Architectures ADC
ADC SAR Approximation successive

ADC Approximation successive
Technique de conversion base

sur un registre approximation
successive.
bit-weighing conversion
Utilisation dun comparateur pour
comparer la tension dentre avec
la sortie dun DAC Nbits
Le rsultat final est approche en
faisant la somme des N bits.
Comparateur et DAC 2 lments
critiques
SAR et une logique de contrle
4 priodes de comparaisons sont

ncessaires pour un ADC 4-bits
43

Conclusions ADC Approximation successive
Rsolution 8 18 bits, au-del de 12 bits, trimming ou calibration
ADC srie limitant son Taux dchantillonnage 5Msps max
Faible consommation, faible Bande passante

MAX 1106 8bits 100A 3.3V 25ksps
Cot faible
Un seul comparateur haute vitesse et trs prcis, structure bit par bit
1 cycle dhorloge de latence = 1/Fsample
Trs utilis dans des applications portables
Comparaison avec une structure pipeline,

Bande passante entre plus faible
Taux dchantillonnage plus faible
Pas de problme de latence
Faible consommation
Amplificateur prcis (pipeline) plus difficile raliser que DAC prcis (SAR).
44

Architectures ADC
ADC Sigma Delta

Oversampling ou sur chantillonnage
Oversampling:
chantillonner le signal dentre une frquence plus
leve que la frquence de Nyquist
Oversampling amliore
Les performances dynamiques de lADC
La rsolution
46

ADC Sigma-Delta, oversampling
Spectre dun ADC classique avec une

sinusoide en entre.
Critre de Nyquist, Fs 2 Fin
FFT sur la sortie digitale

Une raie pour le signal entre
Bruit alatoire compris entre DC et

Fs/2 du au bruit de quantification.
La conversion analogique numrique

entrane une perte dinformation et
introduit de la distorsion sur le signal.
47

ADC Sigma-Delta
ADC N bits avec une sinusode en entre
SNR = 6.02N + 1.76dB.
Amliorer le SNR dans un ADC conventionnel

Augmenter N le nombre de bits.
Pour un ADC Sigma Delta

Augmente la frquence dchantillonnage Fs par
un facteur oversampling =k
Spectre montre que

Le bruit moyen a baiss, lnergie du bruit est
tal sur une bande de frquence = kFs/2
SNR est inchang
ADC S-D exploite cet effet en faisant suivre

lADC 1 bit par un filtre digital.
48

ADC Sigma-Delta
Le bruit RMS est diminu car filtr par le

filtre digital.
Permet dobtenir des grandes dynamiques

avec des ADC faibles rsolutions.
Exemple:
SNR 1bit ADC 7,78dB
Facteur 4 oversampling entrane un
gain de 6dB sur SNR
Pour obtenir un 16 bits, facteur de 415, pas
ralisable
Les ADC S-D contournent cette difficult

par une technique de mise en forme du
bruit noise shaping
On a ainsi un gain suprieur 6dB avec un
facteur 4 doversampling
49

ADC Sigma-Delta, noise shaping
Bloc diagramme modulateur
Amplificateur diffrentiel
Intgrateur
Comparateur avec un DAC sur sa boucle de retour qui maintient la

sortie moyenne de lintgrateur proche du niveau de rfrence du
comparateur
La densit de 1 en sortie du modulateur est proportionnelle

au signal dentre
Pour un signal qui augmente, le comparateur gnre un plus

grand nombre de 1 et inversement pour un signal qui diminue.
En additionnant lerreur de tension, lintgrateur agit comme

un filtre passe bas pour le signal dentre et un filtre passe haut
pour le bruit de quantification.
Le bruit de quantification est pouss dans les hautes

frquences
Oversampling change la distribution du bruit

mais sa puissance totale reste identique. 50

ADC Sigma-Delta noise shaping
On a supprim plus de bruit quun

simple oversampling
1er ordre:
9dB amlioration pour le SNR en
doublant le taux dchantillonnage.
2me ordre:
15dB amlioration pour le SNR en
doublant le taux dchantillonnage.
51

ADC sigma delta
52

ADC sigma delta
53

Conclusions ADC S-D
ADC SD
Applications avec des bandes passantes entre faibles, 1MHz
Utiliss dans laudio avec des bandes passantes de 22kHz
Rsolution 16bit-24bits
Faible consommation, faible cot
Pas de composants externes
Pas de trimming ni de calibration
Pas de filtre anti-repliement en entre car la frquence
dchantillonnage est plus grande que la bande passante effective.
Filtre de dcimation est un gros morceau!!
Decimation rate" de 32 correspond 1 valeur en sortie pour 32 mesures
effectues
54

Architectures ADC
ADC Pipeline
ADC Pipeline
Apparition au milieu des annes 1970
Que des avantages (???)
Vitesse, rsolution, faible consommation , faible surface de silicium, faible cot
Beaucoup dapplications industrielles
Prcision de N bits ncessaire seulement sur le 1er tage.
56

Structure 1.5 bit par tage
Un tage ADC 1.5-bit (2 comparateurs)
compare lentre analogique aux seuils des
comparateurs
-0.25V et +0.25V dans cet exemple
LADC donne une sortie digitale
correspondant
1.5-bit par tage, 3 rgions diffrentes (00-
01-10)
1 bit par tage 2 rgions (0-1)
2 bit par tage 4 rgions diffrentes (00-
01-10-11)
57

Structure 1.5 bit par tage
Prenons le cas dun ADC 7 bits pour lequel le signal max est de 1V.
On chantillonne un signal dentre =+0.6V.
[(64 1) + (32 0) + (16 1) + (8 0) + (4 -1) + (2 0) + (1 1)] = 77
Code 77/127 = 0.606V
58

Conclusion ADC pipeline
Structure parallle ou chaque tage travaille sur quelques bits
Taux dchantillonnage qques Msps 100Msps+
Rsolution de 8 bits 16 bits.
La complexit du design croit de faon linaire.
Convertisseurs grande vitesse et faible dissipation.
La latence des donnes au dmarrage est un petit inconvnient.
Ncessite des amplificateurs prcis, contraintes relches sur les comparateurs
Difficults de mise en uvre

Rfrences de tension et polarisation complexes
Latence due au pipeline
Timing critique pour les latchs, synchronisation des sorties.
Sensibles au process, gain, offset.
Calibration
59

Architectures ADC
Bilan des courses

Architectures ADC
Temps de conversion
Flash, mme tps quelque soit la rsolution.
SAR et pipeline, tps conversion croit
linairement avec la rsolution.
ADC rampe, tps conversion double pour chaque
bit supplmentaire.
Contraintes sur le matching des composants

Flash ADC, contrainte limite la rsolution 8bits.
*2 pour chaque bit supplmentaire, valable pour
les flashs, les SAR et les pipeline.
Techniques de trimming et de calibration
ADC rampe, pas dinfluence sur la rsolution.
Surface de silicium, cot et puissance dissipe

Flash, chaque bit sup *2 Surface de lADC et la
puissance dissipe.
SAR, Pipeline ou S-D, la surface augmente
linairement avec la rsolution.
ADC rampe la surface naugmente pas avec la
rsolution.
61

ADC Maxim
62

ADC bilan
63

Rfrences
www.maxim.com
Les ADCs, Jacques Lecoq (LPC Clermont)
Les ADCs, Sabut (ST Microelectronics)
Thse, Cho (Berkeley)
64

Ecole Analog In2p3 2014 ADC SM

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Ecole Analog In2p3 2014 ADC SM

Transféré par

Droits d'auteur :

Formats disponibles

Conversion: mesures sur les ADC

Ecoles dlectronique analogique de lIN2P3

Caractristiques des ADC

Principales architectures dADC

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

Ua: signal analogique cod par un ADC idal

Dans le cas dun ADC, le signal Ua est purement

Pour un convertisseur idal:

Dans le cas dun convertisseur rel, dautres erreurs

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

Limite pratique due

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

Acquisition time (ta) = temps ncessaire pour suivre le signal analogique

2 catgories principales de S/H :

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

Suivi de la valeur et blocage ncessaire pour que

Doit prsenter les caractristiques suivantes

Prcision de lADC 1/2^N

Rapide pour travailler en 2 phases dhorloge

chantillonner le signal toujours au mme moment

Dissipation aussi faible que possible.

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

Cet cart est mesur en tension et convertie

Cl dun bon ADC

DNL < 1LSB garantit un ADC sans code

Un ADC est dit monotone quand sa sortie

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

INL est lcart de la fonction de

INL est aussi appele prcision

INL est lintgrale de la DNL.

INL de 2 LSB pour un ADC de

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

DR, SNR, SFDR, THD

La gamme dynamique (DR) dun ADC est le rapport de la tension pleine

Une gamme dynamique de 60dB peut accepter des signaux entre x et

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

Physiquement, c'est la valeur de la tension continue qui provoquerait une

Pour les rgimes sinusodaux de tension et de courant (u(t) = Vmax . sin(t)), la

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

SFDR est fonction de lamplitude et de la frquence du signal dentre.

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

Two-tone IMD est mesur en appliquant 2 signaux sinusodaux purs de frquence

On dfinit ainsi les diffrents IMD:

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus

Nomms aussi ADC parallles

Le plus rapide, N bits chaque coup

Partie analogique complexe

A. Manen - Ecole IN2P3 "Electronique Analogique " 2014 - Frjus