Mr FEREDJ MOHAMED L2 ACAD INFO

Résumé sur le PIC8259

Définitions
1) Est circuit d’interface programmable permettant la gestion des demandes d’It matérielle
2) Peut recevoir 8 demandes d’It en simultanées à travers ses 8 lignes de demande d’It (IRQ0,…,
IRQ7).
3) Peut être utilisé en mode cascade, c-à-d, on peut connecter 8 PICs esclaves à un seul PIC maître
(un PIC par IRQ), ce qui permet de gérer 64 demandes d’IT.
4) A deux adresses, une adresse paire suivie d’une adresse impaire

Registres du PIC
1) Les registres d’état (8bits):
1.1) IMR : Le registre des It masquées/non masquées :
Si IMR(i) = 1 alors IRQi masquée sinon IRQi non masquée (IMR(i) = 0).
1.2) IRR : Le registre des demandes d’It :
Si IRR(i) = 0 alors pas de demande d’It sur IRQi sinon présence d’une demande d’It sur IRQi.
1.3) ISR : Le registre des It en service (c-à-d les Its en cours d’exécution) :
Si ISR(i) = 1 alors IRQi est en service sinon ISR(i) = 0.

2) Les registres de programmation (8bits):

2.1) Registres d’initialisation : Ils sont 4 registres ICW1, ICW2, ICW3 et ICW4. L’écriture des ICW1 et
ICW2 et obligatoire. Par contre l’écriture de ICW3 est obligatoire si le PIC n’est pas seul (cascadé) et
l’écriture de ICW4 est obligatoire si on doit indiquer le type du µP, le statut (Maitre/Esclave), le mode
de fin d’IT et/ou le mode emboitable (partiel ou complet). L’ordre d’écriture des ICWi est important :

a) ICW1 : Il est accessible via l’adresse PAIRE

*) Fixer le mode de déclenchement des demandes d’It (Par front montant ou par niveau) bit LTIM
*) Indiquer est ce que le PIC est seul (SNGL) ou cascadé bit SNGL
*) Indiquer est ce que le registre ICW4 est présent dans la phase d’initialisation ou non bit IC4
Exemple : ICW1  0001 LTIM=1 0 SNGL=1 IC4=1 B

b) ICW2 : Il est accessible via l’adresse IMPAIRE

*) Contient le numéro de l’It associée à l’IRQ0. Le numéro d’It doit être divisible par 8
Exemple : ICW2  00011000B le numéro d’It associé à l’IRQ0 est 18H

c) ICW3 : Il est accessible via l’adresse IMPAIRE

Cas PIC maître :
*) Indique au PIC la présence ou non des PICs sur ses IRQs, c-à-d :
ICW3(i) = 1 Un PIC esclave est connecté sur l’IRQi
ICW3(i) = 0 Un simple périphérique est connecté sur l’IRQi
Exemple : ICW3  00010110 B PICs esclaves connectés sur IRQ1,2,4
Cas PIC esclave :
*) Contient le numéro de l’IRQ du PIC maître sur laquelle le PIC esclave est connecté.
ICW3(i) = 1 Un PIC esclave est connecté sur l’IRQi
ICW3(i) = 0 Un simple périphérique est connecté sur l’IRQi
Exemple : ICW3  00000110 B PIC esclave est connecté sur IRQ6 du PIC Maître.

d) ICW4 : Il est accessible via l’adresse IMPAIRE

*) Indiquer le type du µP auquel le PIC est connecté bit µP
*) Indiquer le mode de fin d’It (automatique ou normale) bit AEOI
Mr FEREDJ MOHAMED L2 ACAD INFO

*) Indiquer le mode d’utilisation de la broche SP/EN (en sortie ou en entrée) bit BUF
*) Indiquer le statut du PIC (Maître ou Esclave). Ce bit actif si BUF = 1 bit M/S
*) Indiquer le mode emboitable (Complet ou partiel) bit BSFNM
Exemple : ICW4  000 SFNM=1 BUF=1 M/S=1 AEOI=0 µP=1 B
Complet SP/EN en sortie Maître Normale 8086

2.2) Registres de contrôle du mode de fonctionnement du PIC : Ils 3 registres OCW1, OCW2 et OCW3.
L’ordre d’écriture des OCWi n’est pas important :
a) OCW1 : Il est accessible via l’adresse IMPAIRE
*) Pour masquer/démasquer les IRQs. OCW1(i) = 1 IRQi masquée. OCW1(i) = 0 IRQi non masquée.
Exemple : OCW1  00010100 B IRQ2 et IRQ4 sont masquées.
b) OCW2 : Il est accessible via l’adresse PAIRE. C’est pour :
*) Fixer un ordre de priorité.
*) Remettre un ISRi à ZERO (ce cas est possible si le bit AEOI de ICW4 = 0 c a d fin d’It normale).
*) Etablir un ordre de priorité dynamique.
Exemple : OCW2  R=1 SL=1 EOI=1 0 B3=0 L2=1 L1=0 L0=1 B Remettre ISR5 à 0 avec
rotation des priorités.
c) OCW3 : Il est accessible via l’adresse PAIRE. C’est pour :
*) Lire le contenu des registres ISR et IRR.
*) Etablir de mode masquage spécial.
*) Etablir le mode polling.