Devoir 1 décodage d’adresse

Exercice 1 : Principe de gestion des zones d’adresses :

a. Quel est le rôle de la broche R/W sur un circuit Mémoire ?

La broche R/W (Read/Write) est utilisée pour indiquer au circuit mémoire s'il doit lire ou écrire des données. Un
signal R/W haut indique que le circuit doit lire des données, tandis qu'un signal R/W bas indique que le circuit
doit écrire des données.

b. Quel est le rôle de la broche /CS?

La broche /CS (Chip Select) est utilisée pour sélectionner un circuit mémoire particulier. Un signal /CS haut
indique que le circuit mémoire est sélectionné, tandis qu'un signal /CS bas indique que le circuit mémoire n'est
pas sélectionné.

c. De combien de bits est constituée la donnée stockée ?

La mémoire est indiquée comme étant de 4K*4, ce qui signifie qu'elle peut stocker 4096 mots de 4 bits chacun.
Par conséquent, la donnée stockée est de 4 bits.

d. De quelle capacité est cette mémoire (en Kbits puis Ko) ?

La mémoire est de 4 * 4096 = 16384 Kbits. En Ko, la mémoire est de 16384 / 1024 = 16 Ko.

e. Comment sélectionne-t-on l'adresse d'une donnée ?

L'adresse d'une donnée est sélectionnée en envoyant un signal d'adresse sur les lignes d'adresse A12 à A15. Dans
l'image, les lignes d'adresse A12 à A15 sont connectées à des portes logiques qui sélectionnent la mémoire.

f. Quel doit être l'état du signal VMA (valid memory access) pour sélectionner cette mémoire ?

Le signal VMA (valid memory access) doit être haut pour sélectionner cette mémoire.

g. Déterminer l'état des lignes A12 à A15 qui sélectionnent la mémoire ?

Pour sélectionner la mémoire, les lignes d'adresse A12 à A15 doivent être à l'état haut. Dans l'image, les lignes
d'adresse A12 à A15 sont connectées à des portes logiques qui sélectionnent la mémoire.
 Exercice 2

Soit le circuit mémoire suivant :

1)La capacité mémoire de circuit : 210 =1024 Octet

2)La réalisation d’un boîtier de capacité 2K*8bits à partir d’un boîtier de même type, nous devrons effectuer une
expansion de capacité :

Augmentation de la capacité : Tout d'abord, nous devrons augmenter la capacité de notre circuit RAM initial pour
atteindre 2 kilooctets (2048 octets). Cela peut nécessiter l'ajout de plus de cellules de mémoire ou la mise à
l'échelle de la capacité existante.

Réglage de la Largeur de Données : Assurons-nous que la largeur de données du circuit RAM est de 8 bits (D0 à D7)
pour correspondre à la largeur de données souhaitée.

Gestion de l'Adresse : Pour atteindre 2K de capacité, nous aurons besoin de 11 lignes d'adresse (A0 à A10), Car
2^11=2048.

Gestion de l'Écriture et de la Lecture : Assurons-nous que le circuit RAM est capable de gérer les opérations
d'écriture et de lecture pour 2K * 8 bits, en respectant les lignes d'adresse appropriées.

Interface et Contrôle : Mettons en place une interface et des signaux de contrôle appropriés pour gérer la sélection
de l'adresse souhaitée parmi les 2048 octets disponibles. Cela implique généralement des signaux de commande
pour le chip enable (CE), l'output enable (OE), l'écriture (WE), ainsi que les 11 lignes d'adresse.

Mappage de l'Adresse : nous devrons définir comment les 11 lignes d'adresse sont mappées aux 2048 octets de
mémoire. Cela détermine quel octet sera lu ou écrit en fonction de l'adresse fournie.

Test et Validation : Assurons-nous de tester soigneusement la nouvelle configuration pour garantir qu'elle
fonctionne correctement en respectant les spécifications de capacité et de largeur de données.

3-L’adresse de base et de fin de l’ARM1 :

On a la capacité de RAM1 2^10 = 1024 octets, donc l’adresse de base est $000 et l’adresse de fin est $400 ; car
4* 256 =1024 et 256 est la valeur en hexadécimal pour 1KO.

4- RAM2 commence à $401 et se termine à $800, donc cela donne à chaque RAM une capacité de 1KO, je peux
également ajouter L’EPROM de 2KO à partir de l’adresse $3800.
 5- Le bus d’adresse de l’EPROM dépend de largeur de l’adresse et de la capacité d’EPROM on a L’EPROM
de 2KO démarre à l’adresse $3800, cela signifie que l’adresse binaire est de la forme « 0011 1000 0000
0000 ». L’EPROM a besoin de 11 bits d’adresse pour accéder à 2KO (2^11=2048), alors le bus d’adresse de
l’EPROM serait de 11 bits.

10 9 8 7 6 5 4 3 2 1 0
A B C D E F 0 0 0 0 0

Exercice 3

Soit le circuit mémoire suivant :

1-La RAM1 a un bus d'adresse de 9 bits, ce qui permet d'adresser 2^9 = 512 emplacements mémoire
différents et un bus de données de 8 bits, ce qui signifie qu'elle peut stocker 8 bits d'information à chaque
emplacement mémoire donc la capacité totale de la RAM1 est de 512 emplacements x 8 bits = 4 096 bits.
2-Pour obtenir un boîtier de 1 Ko * 16 bits, vous devrez diviser la RAM1 en 16 sections de 1 Ko chacune,
Chaque section de 1 Ko aura une largeur de 16 bits. Vous pourrez ainsi créer 16 boîtiers de ce type.
3-L'adresse de base est 000000000 en binaire, soit 0 en décimal, L'adresse de fin est 111111111 en binaire,
soit 511 en décimal.
4-1-Représentation des bus d'adresse des circuits PIA et EPROM :
PIA1 : 00100000000 à 00100000111
PIA2 : 00100001000 à 00100001111
PIA3 : 00100010000 à 00100010111
PIA4 : 00100011000 à 00100011111
EPROM1 : 11111110000 à 11111111111
EPROM2 : 11111100000 à 11111101111
4-2

Composant Adresse de base Adresse de fin

RAM1 000000000 000001111
RAM2 000010000 00011111
EPROM1 11111110000 11111111111
EPROM2 11111100000 11111101111
PIA1 00100000000 00100000111
PIA2 00100001000 00100001111
PIA3 00100010000 00100010111
PIA4 00100011000 00100011111