Introduction au langage

VHDL
 V H D L
VHSIC
High Speed Integradted Circuit) Hardware Description Language
 1980: Le département de la Défense des États-Unis
Unis utilise le VHDL pour accélérer la conception des
rcuits intégré

C’est un standard: indépendant du logiciel utilisé pour la compilation la programmation

es composants et la simulation

Il est utilisé pour :

 Décrire des circuits numériques

 Décrire des machines à états

 Préparer des signaux de test pour simuler cette écriture

 Le langage concurrent : Verilog

 Environnement de développement

Editeur Produit Synthétiseur Simulateur

Xlinx ISE x x
Altera Quartus x x
Lattice ispLever starter x x
Actel Libero x x
 Qu’est ce que on attend des outils de synthèse

Code VHDL

Simulation Vérification de fonctionnement

Composant sous formes de portes log

Synthèse , bascule et registre

Choix de l’emplacement physique d

placement
différente élements

Routage Connexion entre les différents éléme

Programmation Envoyer le code vers FPGA ou CPLD

 n modèle de composant comporte essentiellement deux parties :
• une interface d'utilisation (ENTITY) : on y trouve, dans la rubrique PORT, la définition des broches
d'entrée et de sortie du composant,
une description de la fonction réalisée (ARCHITECTURE).
L’entité déclare la vue externe du circuit : les ports d’entrée sorties et leur type. Elle peut
aussi déclarer des paramètres.

A
S
Entity name Port names Port type

ntity HA is port(

, B: in std_logic;

: out std_logic);
Port mode
nd HA;
 Architecture
o Il y a trois type de description d’un composant :
 Flot de données
 Structurel
 comportemental
 Architecture

 Flot de données

Une description par flots : elle s’eff

ffectue à travers les équations logiques
décrivant le circuit

Mux2-1

Mux4-1
 Architecture
o Structurel

COMPONENT nom de l’entité décrivant le composant à utiliser

Déclaration PORT(les entrées et les sorties du composant) ;

END COMPONENT ;

PORT MAP (nom du port => signal,.., nom du port => signal) ;
architecture
 Architecture
o Structurel
 La description du circuit s’effectue sous forme de boites noires (composants)
( interconnecté
en réalisant l’assemblage des composants déjà décrits

 Une description structurelle se compose de trois rubriques :

 Des déclarations de modèles des composants utilisés : c'est un rappel de ce que l'on

trouve dans les entités qui définissent les composants.

 Des déclarations de signaux internes, destinés à interconnecter les composants.

 Les composants, avec pour chacun d'eux le nom de son modèle et son cablage (PORT

MAP) qui indique les fils internes qui sont connectés sur les broches de ce composant
 Exemple 1: PORT NON-et ARCHITECTURE structure OF NonEt IS
COMPONENT
OMPONENT et PORT(a,b:IN std_logic; s:OUT
std_logic);
END COMPONENT;
COMPONENT inv PORT(e:IN std_logic; s:OUT
std_logic);
END COMPONENT;
COMPONENT
-- déclarations de signaux internes (fils)
SIGNAL f: std_logic;
std_logic
BEGIN -- instanciation et câblage des composants
(schéma)
a1:: et PORT MAP (x,y,f)
(
n1: inv PORT MAP (f,s);
(
END structure;
 Exemple 2
 Somme Somme
A
DA DA
Report
B Report

Report de so
Report d’entrée