Ecole Supérieur des Sciences et de la Technologie

De Hammam Sousse

Compte Rendu : Tp1 Description VHDL et Simulation

Classe 2émé année Système Embarqué

Travail élaboré par : Seif khemiri

Eya Bouraoi
Maymoun Jabnouni

Lundi 12 février 2024 Page 1

Objectifs du TP
 Prise en main de l’outil ModelSim : Création d’un projet , Compilation et
Simulation d’une description VHDL .
 Utiliser un banc de test pour générer les stimuli .
 Organisation d’un projet en différents fichiers pour la simulation (
séparation du design et du Test-bench).
 Initiation à la description hiérarchique en VHDL (utilisation des
ccomposants).
 Manipulation d’une description structurelle d’un opérateur arithmétique
d’addition et utilisation des instructions en flot de données pour les
opérateurs logiques.

Travail demandé :
1. Demi-additionneur :
 Table de verité :
A B C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

 Shéma électronique en portes logique du circuit :

Lundi 12 février 2024 Page 2

  Création d’un projet sous ModelSim pour la simulation du demi_additionneur :

Lundi 12 février 2024 Page 3

 2. Additionneur complet 1 bit :

3. Multiplexeur 4 vers 1 :
 Rappeler les équations de S en fonction de Cmd,A,B ,C et D :
S<=a and not(s1) and not(s0)) or(b and (s1) and not (s0)) or(c and
(s1) and not (s0))or(d and (s1) and (s0))
 Déscription en VHDL d’un Multiplexeur avec 2 architecture :

o Comportementale :

Lundi 12 février 2024 Page 4

Lundi 12 février 2024 Page 5
 o Float de données :

Lundi 12 février 2024 Page 6

 4. Démultiplexeur 1 vers 4 :
 Rappeler les équations de A,B,Cet D en fonction de Cmd :
 Déscription en vhdl :

Lundi 12 février 2024 Page 7

  Déscription VHDL structuelle le circuit présenté par la figure ci_dessous:

Lundi 12 février 2024 Page 8