1

I. LMENTS DE PHYSIQUE DES SEMICONDUCTEURS

Dfinition Un semi-conducteur est un solide qui est isolant au zro absolu et conducteur la temprature ambiante. Proprits Dans un semi-conducteur, tout se passe comme si la conduction du courant tait due deux types de particules : ! les lectrons (comme dans un mtal) ! les trous, de charge oppose celle de llectron. Dans un semi-conducteur parfaitement pur (semi-conducteur intrinsque ) la densit dlectrons n est gale la densit de trous p : pour le silicium n = p = 1010 cm-3. Dfinition Un semi-conducteur dop est un semi-conducteur dans lequel on a ajout dlibrment des trs petites quantits dimpurets bien choisies (typiquement 1012 1017 cm-3) qui modifient compltement les proprits de conduction du matriau.

2 Deux types dimpurets : ! les donneurs (impurets pentavalentes dans Si ttravalent), par exemple P, ! les accepteurs (impurets trivalentes dans Si), par exemple B. Proprits Les donneurs ont un lectron de valence en surnombre qui est libre la temprature ambiante, donc susceptible de participer la conduction. Les accepteurs ont un dficit dlectrons de valence par rapport aux atomes de Si ; cette lacune ou trou est susceptible de se dplacer sous leffet dun champ lectrique comme si ctait une particule charge positivement. Dans un semi-conducteur lquilibre thermodynamique (dop ou intrinsque), la loi daction de masse scrit : n p = ni2 ( = 1020 cm-6 pour Si la temprature ambiante) Dfinitions Un semi-conducteur o les donneurs sont majoritaires est dit semi-conducteur n . Un semi-conducteur o les accepteurs sont majoritaires est dit semi-conducteur p . Dfinition La mobilit dun porteur de charge libre (lectron ou trou) est le rapport de sa vitesse v au champ lectrique E qui lui est appliqu : v=E Ordre de grandeur connatre par cur : dans le silicium la temprature ambiante p ! 500 cm2 V-1 s-1 n ! 1000 cm2 V-1 s-1

II. TRANSISTORS MOS

1) Gnralits
Transistors NMOS et PMOS Dans un transistor NMOS en fonctionnement normal, un courant dlectrons est susceptible de passer dans le canal, de la source vers le drain. Dans un transistor PMOS en fonctionnement normal, un courant de trous est susceptible de passer dans le canal, de la source vers le drain.

Figure 1

Figure 2 Proprit fondamentale des transistors MOS Le passage du courant entre le drain et la source est command par la tension grillesubstrat et par la tension drain-source (Figure 3). Sens conventionnel du courant : ! Transistor NMOS : Ids > 0 ! Transistor PMOS : Ids < 0

4 Rgimes de fonctionnement Un transistor MOS peut tre en rgime bloqu, en rgime actif (Figure 4). Si le transistor est en rgime actif, il peut tre (voir section II.4) en rgime actif linaire, en rgime actif satur.

Figure 3

2) Polarisation du substrat
Pour que le transistor fonctionne normalement, il faut s'assurer que les diodes sourcesubstrat et drain-substrat ne sont jamais polarises en direct. Trs souvent, le substrat est connect la source, pour les NMOS comme pour les PMOS (Figure 5).

3) Transistors enrichissement et appauvrissement

Proprits (Figure 6) Un transistor enrichissement est bloqu (canal non conducteur) si VGS = 0. Un transistor appauvrissement est actif (canal conducteur) si VGS = 0.

Figure 4

Figure 5

Figure 6

4) Caractristiques statiques des transistors MOS enrichissement

a/ Gain

! = Kp

W " avec K P = L e

Figure 7

b/

Modle de Shichman et Hodges Transistors NMOS Si 0 ! Vgs < Vt

n

Transistors PMOS Si Vt ! Vgs ! 0

p

rgime bloqu Ids = 0, sinon :

7 Transistors NMOS si 0 < Vds < Vgs ! Vtn (Vt > 0)

n

Transistors PMOS si Vgs ! Vtp < Vds < 0 (Vt < 0)

p

# I ds = ! n % % $

rgime actif linaire # V2 & V2 & I ds = ! " p % Vgs ! Vt Vds ! ds ( Vgs " Vt Vds " ds ( n p 2 ( 2 ( % ' $ '

sinon : Transistors NMOS Vds > Vgs ! Vtn rgime actif satur I ds =
2 !n # & V " V gs t % ( n 2 $ '

Transistors PMOS Vds < Vgs ! Vtp

2 "p # & Vgs ! Vt ( % p 2 $ '

I ds = !

Figure 8 On dispose donc de trois grandeurs (Vgs, Vds, Ids), qui, en rgime actif, sont relies par une relation. On a donc deux degrs de libert que lon peut mettre en uvre pour imaginer des circuits. Le plus souvent (mais pas toujours) on utilise la tension grille-source Vgs et la tension drain-source Vds pour commander le courant drain-source Ids. La tension de seuil Vt nest pas une tension de commande : cest une caractristique physique du transistor. Animations : http://www-g.eng.cam.ac.uk/mmg/teaching/linearcircuits/mosfet.html

8 c/ Transconductance Dfinition La transconductance dun transistor MOS exprime le fait que le courant drainsource peut tre command par la tension grille-source tension drain-source constante : " !I % g m = $ ds ' # !Vgs & V
ds

d/

Effet EARLY Dfinition Contrairement ce qui est exprim par le modle de Shichman et Hodges, un transistor MOS en rgime satur nest pas un gnrateur de courant idal : le courant drain source nest pas compltement indpendant de la tension drain source : 2 !$ ' I ds = & Vgs " Vt 1 + #Vds ) avec # * 0,02 " 0,04 V -1 (1) 2% (

)(

Figure 9 Auto-valuation : tablir les lments I0 (Vgs, Vt, ", #, VDD) et R0 (Vgs, Vt, ", #) du schma quivalent selon Norton dun transistor MOS satur auquel on applique une tension Vgs et une tension Vds.

III. INVERSEUR CMOS : CARACTRISTIQUE STATIQUE

Dfinition Un inverseur est un circuit une entre et une sortie qui ralise lopration boolenne de ngation.

1) Inverseur NMOS
Un inverseur NMOS (Figure 10) est constitu dun transistor NMOS et dune rsistance ( rsistance de charge ).

Figure 10

Principe Lorsque lentre est 0, le transistor de signal est bloqu ; la sortie est relie la tension dalimentation (1 logique) par lintermdiaire de la rsistance de charge, et elle est isole de la tension de rfrence (0 logique) par le transistor de signal. Lorsque lentre est 1, le transistor de signal est actif ; la sortie est relie la tension de rfrence (0 logique) par lintermdiaire du transistor de signal, et la tension dalimentation (1 logique) par la rsistance de charge. Caractristique statique Dsignant par f Vgs ,Vds la caractristique statique du transistor de signal, la carac-

tristique statique de linverseur Vout = g Vin lquation

( )

est dtermine par les solutions de

f Vin ,Vout =

VDD ! Vout R

qui exprime la conservation du courant : le transistor de signal et la rsistance de charge sont parcourus par le mme courant car la charge de linverseur infinie.

10

Figure 11 La caractristique statique de linverseur peut tre tablie soit graphiquement point par point (Figure 11), soit analytiquement laide des quations du modle de Shichman et Hodges (Figure 12). Trois zones de fonctionnement
T.S. bloqu T.S. satur T.S. linaire Vt Vin < Vt Vout = VDD

< Vin < Vout + Vt

Vin > Vout + Vt
Vout =

Vout = VDD !

2 "R # Vin ! Vt & % ( ' 2 $

# 1 & 1 2 + Vin " Vt " % + Vin " Vt ( " V !R ! R DD $ !R '

Figure 12

11 Le dtail des calculs est dcrit en annexe 1. Inconvnient Le circuit dissipe de lnergie en permanence lorsque la sortie est dans ltat 0 (Figure 13).

Figure 13

2) Inverseur CMOS
Un inverseur CMOS est constitu de deux transistors MOS complmentaires : ! Un transistor NMOS (transistor de signal ), ! Un transistor PMOS (transistor de charge).

Figure 14

12 a/ Principe de fonctionnement Principe Lorsque lentre est 0, le transistor de signal est bloqu et le transistor de charge est actif ; la sortie est relie la tension dalimentation (1 logique) par lintermdiaire du transistor de charge, et isole de la tension de rfrence (0 logique) par le transistor de signal. Lorsque lentre est 1, le transistor de signal est actif et le transistor de charge est bloqu ; la sortie est relie la tension de rfrence (0 logique) par lintermdiaire du transistor de signal, et isole de la tension dalimentation (1 logique) par le transistor de charge.

Avantage Dans les deux tats (entre 1 et entre 0), un des deux transistors est bloqu, donc le circuit ne consomme aucune nergie. Proprit De manire gnrale, un circuit logique en technologie CMOS ne consomme aucune nergie au repos. Lnergie nest dissipe quau moment des changements dtat de la (des) sortie(s).

b/

Caractristique statique de linverseur Principe Dsignant par f n Vgs ,Vds gnal, et par f p Vgs ,Vds
p

) lquation des caractristiques du transistor de charge,

( ) ) ( )

) lquation des caractristiques du transistor de si-

la caractristique statique de linverseur Vout = g Vin est dtermine par la solution de lquation

f n Vin ,Vout = ! f p Vin ! VDD ,Vout ! VDD

qui exprime la conservation du courant : les deux transistors sont parcourus par le mme courant, la charge de linverseur tant suppose infinie.

c/

Caractristique statique : modlisation analytique En utilisant les formules du modle de Shichman et Hodges pour fn et fp dans les quations prcdentes, on peut rsoudre celles-ci de manire exacte ; on obtient ainsi les quations qui dcrivent la caractristique statique dun inverseur CMOS

13 constitu de transistors dcrits par le modle de Shichman et Hodges. On rappelle que ce modle est approch : il ne tient notamment pas compte de leffet Early. Cinq zones de fonctionnement (Figure 15)
T.S. bloqu, T.C. linaire T.S. satur, T.C. linaire (Figure 16) T.S. et T.C. saturs (Figure 17) T.S. linaire, T.C. satur Vin < Vtn Vout = VDD

VDD + Vt + Vt
p

Vt ! Vin !
n

"n "p

1+ VDD + Vt + Vt
p

"n "p
!n !p

Vout = Vin ! Vt +
p

(V

in

! VDD ! Vt

" (V ) !"
2 n p

in

! Vt

Vin =

!n 1+ !p

Vin ! Vt < Vout < Vin ! Vt

n

VDD + Vt + Vt
p

!n !p

1+
T.S. linaire, T.C. bloqu

!n !p
p

< Vin < VDD + Vt

Vout = Vin ! Vt !
n

) (V

in

! Vt

) ! " (V
2

"p
n

in

! VDD ! Vt

VDD + Vt < Vin < VDD

Vout = VDD

Figure 15

Figure 16

Figure 17

14 On vrifiera que ces cinq quations dcrivent une courbe continue et drivable (Figure 18). Ces quations sont tablies dans lannexe 2.

Figure 18 d/ Immunit au bruit La sensibilit de la sortie un bruit prsent dans le signal dentre est caractrise par la marge de bruit. Dfinitions (Figure 19 La marge de bruit basse est la gamme de valeurs de la tension dentre pour laquelle la tension de sortie est voisine de VDD et pour laquelle la pente de la caractristique est infrieure 1 en valeur absolue. La marge de bruit haute est la gamme de valeurs de la tension dentre pour laquelle la tension de sortie est voisine de 0 et pour laquelle la pente de la caractristique est infrieure 1 en valeur absolue.

15 Limmunit au bruit est dautant meilleure que les seuils des transistors sont grands en valeur absolue.

Figure 19

3) Inverseur CMOS sortie tri-state

Une sortie tri-state se ralise facilement en technologie CMOS, en interposant un transistor PMOS entre le transistor de charge et la tension dalimentation, et un transistor NMOS entre le transistor de signal et la tension de rfrence ; ces transistors sont commands par des tensions de grille complmentaires.

Figure 20

Simulation : http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/05switched/40-cmos/tristate.html

16

IV. INTERRUPTEUR CMOS : caractristique statique

Un interrupteur logique peut tre ralis facilement en technologie CMOS en associant un transistor NMOS et un transistor PMOS en parallle, commands par des tensions de grille complmentaires.

Figure 21

Proprit Lorsquil est actif, le transistor NMOS assure la transmission du signal logique 0 sans dgradation. Lorsquil est actif, le transistor PMOS assure la transmission du signal logique 1 sans dgradation. Lorsque les deux transistors sont bloqus, linterrupteur est ouvert. Le dtail du fonctionnement est dcrit dans lannexe 3.

Figure 22

V. LMENTS DE TECHNOLOGIE
Le matriau de base est une tranche ( wafer ) de Si monocristallin ayant environ 500 dpaisseur, 15 30 cm de diamtre, dope n ou p, dont la surface est traite de manire prsenter un poli optique (rugosit de quelques diximes de nanomtres). Lensemble des traitements se fait en surface : ! oxydation ! gravure ! diffusion dimpurets ! dpt de Si polycristallin ! mtallisation

17

Figure 23

1) Oxydation
Le silicium prsente trois avantages sur les autres semi-conducteurs : il soxyde facilement, loxyde est un excellent isolant lectrique, loxyde constitue un masque pour les impurets autres que loxygne luimme. Loxydation seffectue 900 - 1200C en prsence de O2 ou de vapeur deau.

2) Gravure (lithographie)
Voir Figure 24. Une rsine photosensible est dpose la surface de la tranche de silicium. Elle est expose un rayonnement ultra-violet travers un masque . Dans le cas dune rsine ngative , les rgions exposes deviennent plus rsistantes aux solvants que les rgions non exposes (rticulation du polymre). Dans le cas dune rsine positive , les rgions exposes deviennent plus solubles que les rgions non exposes (destruction de liaisons entre les chanes). La rsine est ensuite plonge dans un solvant de manire liminer les rgions non exposes (pour une rsine ngative) ou les rgions exposes (pour une rsine positive). Les schmas du cours illustrent lutilisation dune rsine ngative. La tranche de silicium est ensuite plonge dans un bain acide (HF+NH4F) si lon utilise une technique de gravure humide , ou est soumise un plasma si lon utilise une technique de gravure sche . Dans un cas comme dans lautre, loxyde est attaqu aux endroits o il nest pas protg par la rsine. Enfin, la rsine restante est limine par passage dans un solvant (actone). Complments :http://www.microelectronique.univ-rennes1.fr/fr/index_chap1.htm.

3) Diffusion dimpurets
Pour doper le silicium, on met la tranche dans un four 900 - 1200C, en atmosphre inerte contenant les impurets que lon souhaite introduire (B, P). La profondeur de diffusion dpend de la mobilit des impurets, donc de la temprature.

18

Figure 24

4) Dpt de Si polycristallin
Le silicium polycristallin peut tre dop comme le silicium monocristallin, mais il a une plus grande rsistivit, donc il peut tre utilis pour constituer des rsistances plus leves. Il est surtout utilis pour raliser les grilles des transistors MOS car il constitue un masque pour les impurets et pour loxygne.

5) Mtallisation
Les interconnexions entre composants sont gnralement ralises en aluminium dpos par pulvrisation cathodique.

6) tapes de fabrication dun transistor MOS

Figure 25 Animation : http://www.micro.magnet.fsu.edu/electromag/java/transistor/index.html

19

7) Fabrication dun inverseur CMOS

Figure 26

VI. PARAMTRES LECTRIQUES

1) Rsistance par carr
Dfinition La rsistance par carr dune couche conductrice rectangulaire de conductivit $, ! dpaisseur e, est dfinie par RS = . e

20

Figure 27

Proprit Toutes les couches conductrices carres de mme paisseur et de mme conductivit ont la mme rsistance, quelles que soient leurs dimensions latrales. Ordres de grandeur : Al : 0,03 ! / carr Si diffus : 3 ! / carr Si polycristallin : 50 ! / carr Canal dun MOS en rgime linaire : 5 000 30 000 ! / carr

2) Capacits parasites
Capacit grille-substrat : due la prsence de loxyde de grille Capacits diffusion-substrat : capacit diffrentielle due la prsence des jonctions source-substrat et drain-substrat (polarises en inverse). Capacits connexions-substrat : due loxyde qui isole les connexions du substrat. Ordres de grandeur : quelques centimes de pF/2. Proprit Ce sont les capacits parasites qui dterminent les caractristiques dynamiques des circuits logiques : vitesse de rponse et consommation.

21

VII. CARACTRISTIQUES DYNAMIQUES DES CIRCUITS MOS : EXEMPLE DE LINVERSEUR

Les performances en termes de vitesse de rponse sont caractrises par trois paramtres. Dfinitions ! Temps de descente ( fall time ) : temps ncessaire pour que la tension de sortie dun circuit logique passe de 90% de la tension dalimentation 10% de la tension dalimentation, en rponse une variation infiniment rapide dune tension dentre du circuit. ! Temps de monte ( rise time ) : temps ncessaire pour que la tension de sortie dun circuit logique passe de 10% de la tension dalimentation 90% de la tension dalimentation en rponse une variation infiniment rapide dune tension dentre du circuit. ! Retard ( delay ) : temps ncessaire pour que la tension de sortie dun circuit logique passe de la tension dalimentation 50% de celle-ci.

Figure 28

1) Temps de descente dun inverseur CMOS : modlisation

On suppose que lentre de linverseur passe instantanment de 0 1. On analyse la rponse de linverseur en fonction du temps, en modlisant la charge de linverseur par un condensateur de capacit CL. Ce condensateur reprsente lensemble des condensateurs grille-substrat des composants logiques CMOS vers lesquels est achemin le signal de sortie de linverseur, ainsi que les capacits connexion-substrat.

22 Deux phases (Figure 29)

T.S. satur ; Vout dcrot de 0,9 VDD VDD ! Vtn T.S. linaire ; Vout dcrot de VDD ! Vtn 0,1 VDD

CL

dVout + I ds = 0 n dt ! I ds = n VDD " Vt n n 2

) DD tn " 2C L Vt ! 0,1VDD CL % n t1 = + $! ' dVout = 2 + $ ' I + # dsn & ( n VDD ! Vt *0,9VDD n

!V

( (

CL

dVout + I ds = 0 n dt # V2 & I ds = ! n % VDD " Vt Vout " out ( n n 2 ( % ' $

t f ! t1 =

( DD " C % 19VDD ! 20Vt CL L n ln * $! ' dVout = * $ ' I V + n VDD ! Vt DD )VDD !Vtn # dsn & n

0,1V

Figure 29
4C L 4C L . ; tr ! " nVDD " pVDD

Si Vt = !Vt = 0, 2VDD , on obtient t f !

n p

La Figure 30 montre la caractristique dynamique dun inverseur CMOS pour CL = 0,1 pF, Vtn = 1 Volt, VDD = 5 Volts, #n = 50 A / V2. Consquence trs importante Un circuit est dautant plus rapide que la capacit de charge, donc les dimensions des grilles des transistors, est petite (CL varie comme le carr des dimensions latrales), le gain du transistor est grand, la tension dalimentation est grande.

23

Figure 30

Les quations ci-dessus sont tablies dans lannexe 4.

2) Puissance dissipe
Puissance statique : ngligeable. Puissance dynamique : exemple dun inverseur soumis un signal carr de priode T (Figure 31).

Figure 31

24 Puissance moyenne dissipe Dcharge charge du condensateur de

2 dVout % C LVDD 1( " V ! C t dt = * L out T )0 $ dt ' 2T # & T /2

()

Charge du condensateur de charge

2 dVout % C LVDD 1( " V ! C ! V dt = * L out DD T )T / 2 $ dt ' 2T # &

Consquences surface totale de circuit constante, la puissance varie comme linverse du carr de la rsolution spatiale du procd de fabrication. La puissance dissipe est donc un facteur limitant pour lintgration des circuits. Il faut raliser un compromis entre la vitesse et la puissance. Si lon diminue la tension dalimentation, on diminue la puissance, mais on diminue aussi la frquence limite de fonctionnement puisque le temps de monte ou de descente varie comme 1/VDD.

VIII. CONCEPTION CMOS

1) Structure gnrale

DES

CIRCUITS

COMBINATOIRES

Un circuit combinatoire CMOS est constitu dun rseau de transistors NMOS et dun rseau de transistors PMOS. Principe (Figure 32) Le rseau de transistors PMOS doit ! relier VDD les sorties qui doivent tre 1, ! isoler de VDD les sorties qui doivent tre 0. Le rseau de transistors NMOS doit ! relier VSS les sorties qui doivent tre 0, ! isoler de VSS les sorties qui doivent tre 1. Ralisation (Figure 33) Les sommes logiques (OU) sont ralises par des blocs de transistors en parallle. Les produits logiques (ET) sont raliss par des transistors en cascade. Le rseau NMOS ralise la fonction complmentaire de celle que ralise le rseau PMOS.

25

Figure 32

Figure 33

2) Exemples :
a/ Porte NAND CMOS

Figure 34

Simulation : http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/05switched/40-cmos/nand.html

26 b/ Exemple de conception

Figure 35

Simulation : http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/05switched/40-cmos/aoi22.html

3) Mise en uvre dinterrupteurs CMOS

a/ Multiplexeur CMOS

Figure 36

Simulation : http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/05switched/40-cmos/mux-tgate.html

27 b/ OU exclusif

Figure 37 Simulation : http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/05switched/40-cmos/xor-tgate.html Simulation dune autre ralisation : http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/05switched/40-cmos/xor-mux.html

28 ANNEXE 1 : modlisation de linverseur NMOS On considre le schma de la Figure 10. La tension dentre de linverseur est la tension grille-source du transistor : Vin = Vgs. La tension de sortie de linverseur est la tension drainsource : Vout = Vds. La charge de linverseur tant suppose infinie, le courant dans la rsistance est gal au couV ! Vout rant drain-source du transistor : I ds = DD R Lorsque Vin crot de 0 VDD, le transistor passe successivement par trois rgimes : 0 < Vin < Vt : rgime bloqu Vt < Vin < Vout + Vt : rgime satur Vout + Vt < Vin < VDD : rgime linaire Rgime bloqu : le transistor tant bloqu, le courant dans le transistor est nul, donc Vout = VDD. Rgime satur : I ds = V " Vout 2 !# Vin " Vt & = DD % ( ' 2$ R

Vout = VDD "

2 !R # Vin " Vt & % ( ' 2 $

Vout dcrot lorsque Vin augmente, donc on arrive la situation o le transistor passe du rgime satur au rgime linaire, ce qui se produit lorsque Vout = Vin Vt. Nanmoins, la valeur de Vin est limite par la tension dalimentation VDD. Il faut donc que la quantit #R (en Volts-1) soit suffisamment grande pour que le passage en rgime linaire se produise pour une tension dentre infrieure VDD. Soit VL la valeur de la tension de sortie lorsque le transistor passe en rgime linaire ; elle obit lquation "R 2 VL = VDD ! V 2 L Cette quation admet toujours la solution positive

VL = !

1 + "R

(" R)

2 V " R DD

Pour un fonctionnement normal de linverseur, il faut donc que cette solution soit telle que Vin < VDD, donc que lon ait : VL < VDD - Vt

29 soit

1 + "R 1

(" R)
+

2 V < VDD ! Vt " R DD

(" R)
1

2 1 VDD < + VDD ! Vt "R "R

(" R)

# 1 & 2 + VDD < % + VDD ! Vt ( "R $ "R '

Tous calculs faits on trouve la condition :

!R >

(V

2Vt
DD

" Vt

(2)

Rgime linaire : On suppose que la rsistance R a t choisie suffisamment grande pour la condition prcdente soit vrifie. Comme prcdemment, on crit que le courant dans la rsistance est gal au courant drain-source du transistor : # V 2 & V " Vout ! % Vin " Vt Vout " out ( = DD 2 ( R % $ ' Cette quation du second degr admet toujours une solution positive si la condition (2) est respecte :

Vout

# 1 & 1 2 = + Vin " Vt " % + Vin " Vt ( " V !R ! R DD $ !R '

On vrifie que Vout ! 0 si " R ! # . On peut vrifier que la continuit et la drivabilit de Vout(Vin) sont assures.

30 ANNEXE 2 : modlisation de linverseur CMOS On considre le schma reprsent sur la Figure 14. Le transistor NMOS est appel transistor de signal , et le transistor PMOS est appel transistor de charge . quations du circuit : La tension dentre est la tension de grille du transistor de signal : Vin = Vgs

La tension de sortie est la tension de drain du transistor de signal : Vout = Vds

Les grilles des deux transistors sont au mme potentiel ; la source du transistor de signal est au potentiel de rfrence et celle du transistor de charge est au potentiel de lalimentation : Vgs = VDD + Vgs .
n p

Les drains des deux transistors sont au mme potentiel : Vds = VDD + Vds Caractristique statique du transistor de signal : I ds = f n Vgs ,Vds .
n

Caractristique statique du transistor de charge : I ds = f p Vgs ,Vds .

p p p

Les deux transistors sont parcourus par le mme courant : I ds = ! I ds .

n p

Toutes ces quations peuvent tre rsumes en une seule :

f n Vin ,Vout = ! f p Vin ! VDD ,Vout ! VDD

Rgimes de fonctionnement des transistors : Transistor de signal : o Bloqu : Vgs < Vt soit Vin < Vt
n n n n n

(3)

o Linaire : Vds < Vgs ! Vt soit Vout < Vin ! Vt o Satur : Vds > Vgs ! Vt soit Vout > Vin ! Vt
n n n n

Transistor de charge : o Bloqu : Vgs > Vt soit Vin ! VDD > Vt soit encore Vin > VDD + Vt
p p p

o Linaire : Vds > Vgs ! Vt soit Vout ! VDD > Vin ! VDD ! Vt soit encore Vout > Vin ! Vt
p p p p

o Satur : Vds < Vgs ! Vt soit Vout ! VDD < Vin ! VDD ! Vt soit encore Vout < Vin ! Vt
p p p p

Comme pour linverseur MOS, les transistors passent par plusieurs rgimes diffrents lorsque Vin passe de 0 VDD. Ces rgimes sont rsums ci-dessous, puis seront dcrits en dtail :

31 A. 0 < Vin < Vt : transistor de signal bloqu, transistor de charge linaire

n

B. Vt < Vin < Vout + Vt : transistor de signal satur, transistor de charge linaire
n p

C. Vin ! Vt < Vout < Vin ! Vt : deux transistors saturs

n p

D. Vout + Vt < Vin < VDD + Vt : transistor de signal linaire, transistor de charge satur
n p

E. VDD + Vt < Vin < VDD : transistor de signal linaire, transistor de charge bloqu
p

Caractristique de linverseur dans les diffrents rgimes : A. 0 < Vin < Vt

n
n p

(4)

Le transistor de signal est bloqu, donc I ds = I ds = 0 . Le transistor de charge nest pas bloqu : en effet on a typiquement Vt = 0,2 VDD et Vt = !0,2 VDD , donc
n
p

Vin < 0,2 VDD et VDD + Vt = 0,8 VDD : la condition pour que le transistor de charge soit
p

bloqu ( Vin > VDD + Vt ) nest pas remplie. Le transistor de charge est parcouru par un
p

courant nul, et il nest pas bloqu, donc il est ncessairement en rgime linaire avec

Vds = 0 , soit encore Vout = VDD .

p

B. Vt < Vin < Vout + Vt

n

(5)

Le transistor de signal nest plus bloqu ; au moment o il se dbloque, on a Vds = VDD et Vgs = Vt , donc la condition de saturation Vds > Vgs ! Vt est satisfaite
n n n n n n

pour le transistor de signal. Le transistor de charge reste linaire ( Vout > Vin ! Vt ). Le
p

transistor de signal joue donc le rle dune source de courant idale commande par Vin ; il impose son courant au transistor de charge, qui est en rgime linaire et dont la tension grille-source vaut Vin VDD : la tension drain-source du transistor de charge est donc impose. Elle ne peut quaugmenter puisquelle tait initialement nulle, donc Vout diminue. Lquation (3) scrit :

!n V " Vt n 2 in

# V " VDD = ! p % Vin " VDD " Vt Vout " VDD " out p % 2 $

)(

& ( ( '

Cette quation du second degr en Vout VDD admet une solution positive : Vout = Vin ! Vt +
p

Vin ! VDD ! Vt

"n V !V " p in tn

(6)

si la condition suivante est ralise :

32
VDD + Vt + Vt
p

Vin ! VDD ! Vt

"n V !V " p in tn

# 0 soit Vin $

"n "p

"n 1+ "p

(7)

Cette condition est bien ralise dans tout lintervalle qui dfinit le rgime B : en effet, lorsque Vin atteint la valeur limite (7), on a Vout = Vin ! Vt daprs la relation (6), ce qui
p

est la limite du rgime B (relation (5)) : au-del de cette valeur, le transistor de charge passe en rgime satur. C. Vin ! Vt < Vout < Vin ! Vt
n

(8)

Les deux transistors sont en rgime satur. Chacun deux joue le rle dun gnrateur de courant qui impose son courant lautre ; ceci nest possible que si les deux gnrateurs fournissent le mme courant : 2 2 !p !n Vin " Vt = Vin " VDD " Vt n p 2 2 Cette quation ne fait pas intervenir Vout ; elle a pour solution

VDD + Vt + Vt
p

Vin = 1+

!n !p

!n !p

ce qui nest autre que le cas limite de la relation (7). Ainsi, de manire paradoxale ce rgime C nexiste que pour une seule valeur de la tension dentre, dans ce rgime, la tension de sortie nest pas dfinie : elle peut varier arbitrairement dans lintervalle dcrit par la relation (8). Il va de soi que cette situation est absurde dun point de vue physique. Elle rsulte du fait que lon atteint ici une limite de validit du modle de Shichman et Hodges, qui considre que le transistor MOS satur se comporte comme un gnrateur de courant idal : comme indiqu dans la section II.4)b/, un transistor MOS en saturation se comporte comme un gnrateur de courant rel, avec une rsistance interne non infinie due leffet Early. Si lon tient compte de cet effet, dcrit par la relation (1), lquation (3) devient une quation linaire en Vout : le paradoxe disparat. D. Vout + Vt < Vin < VDD + Vt
n

(9)

Cette situation est symtrique de celle dcrite dans le rgime B ; cest prsent le transistor de signal qui est linaire et le transistor de charge qui est satur. Lquation (3) scrit :

33
2 # & !p Vout ! n % Vin " Vt Vout " Vin " VDD " Vt (= n p 2 ' % ( 2 $

qui a pour solution

Vout = Vin ! Vt !
n

) (V

! Vt in

) ! " (V
2

"p
n

! VDD ! Vt in

E. VDD + Vt < Vin < VDD

p

(10)

Cette situation est symtrique de celle dcrite dans le rgime A ; cest prsent le transistor de charge qui est bloqu et le transistor de signal qui est linaire. On a alors
Vout = 0 .

34 ANNEXE 3 : modlisation de linterrupteur CMOS On considre linterrupteur CMOS reprsent sur la Figure 21. On envisage deux cas : la transmission dun signal logique 0 et la transmission dun signal logique 1, par le transistor NMOS seul (Figure 22). Le condensateur de charge CL modlise lensemble des condensateurs grille-substrat auxquels est transmis le signal de sortie. Supposons que le condensateur CL soit charg, cest--dire que le signal de sortie de linverseur soit 1 : Vout = VDD. o Supposons que le signal dentre soit 0 : Vin = 0. Le potentiel au point A tant infrieur au potentiel en B, cest A qui joue le rle de la source et B celui du drain. Par consquent la tension grille-source du transistor est VG VA. ! Si le signal de commande % vaut 0, on a VG VA = 0 : le transistor est bloqu, donc il joue le rle dun interrupteur ouvert qui isole lentre de la sortie : le signal dentre reste 0 et le signal de sortie reste 1. ! Si le signal de commande % vaut 1, on a VG VA = VDD > Vt : le trann

sistor est actif. Le condensateur CL se dcharge jusqu ce que sa charge soit nulle. Lorsquil est dcharg, la tension ses bornes est nulle, donc le signal de sortie vaut 0. Le signal logique 0 est donc transmis sans dgradation par le transistor NMOS. o Supposons que le signal dentre soit un 1 logique : Vin = VDD. Les tensions dentre et de sortie tant identiques, elles restent identiques quelle que soit la valeur du signal de commande %. Supposons prsent que le condensateur CL soit dcharg, cest--dire quil y ait un 0 logique la sortie de linverseur : Vout = 0. o Supposons que le signal dentre soit un 1 logique : Vin= VDD. Le potentiel au point A tant suprieur au potentiel en B, cest prsent B qui joue le rle de la source et A celui du drain. Par consquent la tension grille-source du transistor est VG VB. ! Si le signal de commande % vaut 0, on a VG VB = 0 : le transistor est bloqu, donc il joue le rle dun interrupteur ouvert : le signal dentre reste 1 et le signal de sortie reste 0. ! Si le signal de commande % vaut 0, on a VG VB = VDD > Vt : le trann

sistor est actif. Le condensateur CL se charge donc travers le transistor : la tension VB ses bornes augmente, donc la tension VG VB diminue. Elle finit par atteindre la valeur Vt , ce qui bloque le transistor :
n

35 le condensateur cesse donc de se charger, et la tension ses bornes ne peut dpasser la valeur VDD ! Vt , donc le signal de sortie ne correspond
n

pas un 1 logique. Le signal logique 1 nest donc pas transmis sans dgradation par le transistor NMOS. o Supposons que le signal dentre soit un 0 logique : Vin = 0. Les tensions dentre et de sortie tant identiques, elles restent identiques quelle que soit la valeur du signal de commande %. On dmontrera de mme que le transistor PMOS transmet sans dgradation le signal logique 1, mais ne transmet pas sans dgradation le signal logique 0. Ainsi, la combinaison dun transistor NMOS et dun transistor PMOS en parallle, commands par des signaux complmentaires, permet de transmettre indiffremment les signaux logiques 0 ou 1 sans dgradation.

36 ANNEXE 4 : modlisation des caractristiques dynamiques dun inverseur CMOS On considre les schmas de la Figure 28. La tension dentre passe instantanment de 0 1 logique, donc de 0 Volt VDD. Initialement, la tension de sortie est gale VDD. On tudie le rgime transitoire pendant lequel la tension de sortie passe de 1 logique 0 logique ; plus prcisment, on cherche calculer le temps de descente, cest--dire le temps ncessaire pour que le signal de sortie passe de 0,9 VDD 0,1 VDD. Le condensateur CL modlise toutes les capacits grilles-substrats des transistors vers lesquels le signal Vout est achemin, ainsi que toutes les capacits parasites des connexions. La tension grille-source du transistor de signal tant gale VDD, le transistor de signal est actif. La tension grille-source du transistor de charge tant gale zro, le transistor de charge est bloqu. Pendant le transitoire, le point de fonctionnement du transistor de signal se dplace sur la caractristique Vgs = VDD. On distingue donc deux phases : Premire phase : Vout > VDD ! Vt : le transistor de signal est satur.
n

Seconde phase : Vout < VDD ! Vt : le transistor de signal est linaire.

n

Pendant les deux phases, lquation de dcharge du condensateur est dV C L out + I ds = 0 n dt Premire phase : VDD ! Vt < Vout < 0,9VDD
n

Le transistor de charge tant en rgime satur, il se comporte comme un gnrateur de courant ; comme ce courant est command par Vgs = VDD, il est constant. Le condensateur se dcharge donc courant constant : la tension ses bornes varie linairement (rsultat connatre par cur : la tension aux bornes dun condensateur qui est charg ou dcharg sous

37 un courant constant varie linairement en fonction du temps ; cest dailleurs ainsi que lon cre des signaux triangulaires, par une succession de charges et de dcharges sous courants constants). Le transistor tant en rgime satur, le courant de dcharge du condensateur est 2 ! I ds = n VDD " Vt n n 2 qui est bien un courant constant. On a donc 2 dV ! C L out + n VDD " Vt = 0 n dt 2 Le temps t1 ncessaire pour que la tension de sortie varie de 0,9 VDD VDD ! Vt est donc don-

n par :

) DD tn " 2C L Vt ! 0,1VDD CL % n t1 = + dV ! = $ ' out 2 + $ ' + # I dsn & ( V ! V n DD tn *0,9VDD

!V

( (

Seconde phase : 0,1VDD < Vout < VDD ! Vt

Le transistor tant pass en rgime linaire, on a maintenant 2 # & Vout I ds = ! n % VDD " Vt Vout " ( n n 2 ( % $ ' Cette fois le courant dpend de Vout, qui nest plus constant. La dure tf t1 de cette phase est donc donne par

( DD t f ! t1 = * * )VDD !Vt

0,1V

" C % L $! ' dVout $ I # dsn ' &

n

En dcomposant la fraction rationnelle en lments simples et en intgrant on obtient : 19VDD ! 20Vt CL n ln t f ! t1 = V " n VDD ! Vt DD

Donc finalement

tf =

! n VDD " Vt

CL
n

# 2 V " 0,1V 19VDD " 20Vt tn DD n % + ln % VDD " Vt VDD n % $

& ( ( ( '

Gnralement on choisit Vt = !VDD avec & ' 0,1 0,2. On a alors

n

tf !

CL . " nVDD

Le coefficient de proportionnalit varie de 2 8 environ quand & varie de 0 0,5.

38
CL . Ordre de grandeur ( connatre) : de " nVDD

Exemple : pour & = 0,2 on obtient t f ! 4

quelques dizaines de picosecondes une nanoseconde. La Figure 38 montre la caractristique dynamique dun inverseur CMOS pour CL = 0,1 pF, Vtn = 1 Volt, VDD = 5 Volts, #n = 50 A / V2.

Figure 38

Donc un circuit est dautant plus rapide que VDD est grand, que le gain du transistor est grand et que la capacit de charge est petite. Plus les dimensions des grilles des transistors sont petites, plus cette capacit est petite : cest la diminution des dimensions grce aux progrs de la technologie de fabrication qui permet laugmentation de la vitesse de fonctionnement des circuits.