Vous êtes sur la page 1sur 1

Mission 2 :

Enable

Clock Output
Compteur Modulo 10
Reset

Votre mission est de réaliser ce compteur en langage VHDL à l’aide


de Quartus.
Enable est un signal pour contrôler le comptage, ce qui signifie que si
Enable est égale à un, le compteur commence à compter sinon il
s'arrêtera jusqu'à ce que Enable soit de nouveau égal à un.
Le compteur doit continuer à partir d’où il s'est arrêté.
Pour la mise à zéro (Reset) elle est synchrone et active en niveau bas.