Vous êtes sur la page 1sur 62

Faculté des Sciences

de Tunis

Chapitre 1:
Chapitre 1: les circuits CMOS

A.U. 2019-2020
Introduction
Un système embarqué peut être défini comme un système électronique et informatique
autonome, qui est dédié à une tâche bien précise. Ses ressources disponibles sont
généralement limitées. Cette limitation est généralement d'ordre spatial (taille limitée) et
énergétique (consommation restreinte).

Systèmes embarqués

2
Approches de conception des systèmes
embarqués

 Les approches de conception des systèmes embarqués

 Approche logiciel

 Approche matériel

 Approche mixte (logiciel et matériel)

3
Approche logiciel
 Ce sont des cibles programmables, c’est-à-dire qu’on peut modifier
l’application dédiée juste en modifiant le code, à travers :
 des Microcontrôleurs
Programme en langage C
If ( A== 0 )
{S:=1;}
Else
S:=1;

A S

INVERSEUR

Microcontrôleur
4
Approche matériel

CIBLE
MATERIEL

SEMI-CUSTOM
CUSTOM :
: circuits
ASIC
configurables

Circuits sur Circuits pré-


mesure : Full caractérisés : PLA CPLD FPGA
custom Standard Cell

Circuits fixes (ASIC) Circuits configurables

 ASIC : Application Specific Integrated Circuit:


Approche basé sur les transistors
5
Approches Matériel: Les circuits configurables

- L’Entité (ENTITY), elle définit les entrées et sorties.


- L’Architecture (ARCHITECTURE), elle contient les instructions VHDL permettant de réaliser le fonctionnement
attendu.
Lnagage VHDL
library ieee; Déclaration des
Exemple : Un INVERSEUR. Use ieee.std_logic_1164.all; bibliothèques

Déclaration de l’entité du entity INVERSEUR is


décodeur Port (A: in std_logic;
Correspondance
schématique
S: out std_logic);
end INVERSEUR ;
A S
architecture DESCRIPTION of INVERSEUR
is
VHDL Language begin
S <= not(A); INVERSEUR
end DESCRIPTION;
Déclaration de
l’architecture du
décodeur
Correspondance
schématique
6
OBJECTIFS

Application de l’Electronique pour concevoir des


systèmes embarqués
○ L’objectif est de présenter les techniques de
conception des systèmes embarqués à savoir le
technologie CMOS.
- Comprendre le design et l’optimisation des circuits
intégrés, par rapport aux différents paramètres :
coût, vitesse, dissipation de puissance, fiabilité et
processus de fabrication.
7
Approche matériel: Les circuits ASIC

CITGÉ: Circuits Intégrés à Très Grande Échelle (VLSI: Very


Large Scale Integration).
○ Il s’agit des circuits intégrés contenant plusieurs milliers de
transistors (et beaucoup plus, comme le Pentium IV, 230
millions de transistors).

• Qu’est-ce qui est différent dans le design de circuits


intégrés maintenant par rapport au passé?
•Est-ce que ça va changer dans le futur?
8
Approches Matériel: Circuits Fixes (ASIC)

Technologie de base : les transistors

9
Approches Matériel: Circuits Fixes (ASIC)

10
Applications Technologie Bipolaire

A S
INVERSEUR

11
Applications Technologie CMOS
CMOS : Complementary metal–oxide–semiconductor

A S

INVERSEUR

12
Exercice

De quel type de porte s’agit-il ?

13
Solution de l’exercice

Z = NAND(x,y)

x y z
0 0 1
0 1 1
1 0 1
1 1 0

14
Solution de l’exercice

z= NOR(x,y)

x y z
0 0 1
0 1 0
1 0 0
1 1 0

15
Fonctions Logiques

16
Fonctions Logiques

17
Introduction: Défis du design

18
Introduction: Défis du design

19
Approche matériel
1. Evolution technologique:
La miniaturisation des transistors a permis d’augmenter
considérablement la capacité d’intégration dans les systèmes
embarqués :
7,2 109 transistors par cm2 est envisagée pour 2020

2. Evolution applicative:
Des applications plus complexes avec un nombre important
et varié de fonctionnalités:
→ Les téléphones portables intègrent de plus en plus de
fonctionnalités et ils ont des tailles toujours réduites et sont
alimentés par batteries.

20
Où rechercher la performance ?

-Algorithmes (réduire le nombre d'itérations)

-Logique (réduire le chemin et/ou le nombre de portes)

-Schématique (réduire le nombre de transistors)

-Electrique (réduire le retard et la période d'horloge)

-Dessin (réduire la surface, le nombre de vias et contacts)

-Technologie (réduction des dimensions, CMOS,BICMOS, GaAs, …)

21
Démarche de conception

SYSTEME Bottom-Up
Design

MODULE Démarche
+ ascendante
PORTE
Abstraction sur
un ensemble de
CIRCUIT constituants
Vin Vout
TRANSISTOR
G
S D
n+ n+
Rappels:Semi-conducteur

Le semi-conducteur intrinsèque (pure) est un isolant, car la bande de conduction est


vide. Mais la bande interdite n’a qu’une largeur de 1 eV environ. Il sera donc possible,
par un apport modéré d’énergie et sans destruction du corps, d’obtenir le passage
d’électrons de la bande de valence à la bande de conduction

Les semi-conducteurs les plus usuels sont le germanium et le silicium. Ils cristallisent
dans le système cubique de type diamant

23
Rappels:Semi-conducteur
Les deux types de porteurs : électrons libres et trous

❖Quand un électron devient « libre », il laisse derrière lui, une charge positive dans le
noyau de l’atome qu’il a quitté, et surtout une place disponible dans la liaison entre deux
atomes. Cette place est appelée trou.

Semi-conducteurs dopés ou extrinsèques

Le dopage est l’introduction, dans le semi-conducteur intrinsèque, d’atomes étrangers


appelés dopeurs, pris dans les colonnes III B ou V B du tableau de la classification
périodique

24
Rappels:Semi-conducteur

25
Rappels:Semi-conducteur

Semi-conducteur extrinsèque de type N


➢L’atome dopeur appartient à la colonne V B (exemple le
Phosphore), c’est à dire qu’il possède 5 électrons sur sa
couche externe. Or 4 électrons lui suffisent pour assurer ses
liaisons avec les atomes voisins. Le 5ème électron il est donc
disponible comme « électron libre
➢Par unité de volume, le nombre d’électrons libres sera
toujours très supérieur au nombre de trous. On dit que le
semiconducteur est de type N.

26
Rappels:Semi-conducteur

27
Rappels:Semi-conducteur

Semi-conducteur extrinsèque de type P


➢Le dopeur appartient cette fois à la colonne III B (exemple le
Bore), donc son atome ne possède que trois électrons sur sa
couche externe. Or, une fois intégré dans le réseau cristallin, il
peut utiliser 4 électrons pour assurer ses liaisons avec les atomes
voisins: il y a donc place pour un électron, c’est-à-dire présence
d’un trou susceptible de piéger un électron lié d’un atome voisin.
➢Par unité de volume, le nombre des trous est très supérieur au
nombre d’électrons libres. On dit que le semi-conducteur est de
type P

28
Rappels:Semi-conducteur

29
Rappels:Semi-conducteur

30
Circuits MOS

Structure MOS

31
Rappels:Semi-conducteur

Entre les zones ayant des électrons (-) libres et celle ayant des électrons (+) il y a une zone
dépourvue de tout porteur et donc non conductrice ou isolante ( à condition que les jonctions PN
soient correctement polarisées)
32
Dispositifs MOS
Pour un substrat de type p où les porteurs majoritaires sont les trous, on obtient le
comportement suivant en fonction de la tension VG appliquée entre la grille et le
substrat.
➢ Si VG < 0 : le potentiel négatif de la grille attire les trous, porteurs majoritaires du
substrat de type p, près de l'interface isolant-semiconducteur où ils sont ainsi
accumulés (régime d'accumulation).
➢ Si VG >0 : Le potentiel positif de la grille repousse les trous et attire les électrons.
La densité des trous près de l'interface diminue, c'est le régime de déplétion.

➢ Si VG >>0 : la diminution de la densité de trous au voisinage de l'interface est


telle qu'elle devient inférieure à la densité des électrons. Ceux-ci qui étaient
minoritaires deviennent majoritaires, et le semi-conducteur devient localement de
type n au voisinage de l'interface avec l'isolant. C'est le régime d'inversion.

➢ Le potentiel de transition entre le régime de déplétion et le régime d'inversion est un


paramètre essentiel de la structure et sera noté VT. (Tension de Seuil)
33
Dispositifs MOS
La tension seuil VT est la tension à laquelle la
région entre les deux zones n du NMOS
change de p à n

Tension de grille nécessaire pour obtenir une forte inversion

34
Transistor N-MOS
• Le canal n est formé par les porteurs majoritaires (electrons)
• On part d’un substrat type p faiblement dopé
• On y diffuse 2 regions fortement dopées n+
• On ajoute une fine couche isolante de dioxide de silicium (SiO2)
• On découpe 2 trous dans la couche d’oxyde pour les contacts source et drain
• On ajoute le métal (polysilium) de grille dans l’espace entre source and drain
• On ajoute les contacts source, drain et grille

Vgs

Grille
NMOS Device V-
Vgs > VT +- - - - - - V+
++++
trous E électrons

35
Définition des dimensions
Polysilicon gate

Source Drain
W
n+ xd xd n+

Gate-bulk
Ld
overlap
Vue de dessus
Gate oxide
tox
n+ L n+

Cross section
36
Transistor N-MOS

Si Vg est inférieur à Vt . La grille va attirer les trous, dans ce cas il y’a création d’une
zone isolante entre le drain et la source. le transistor sera bloqué.

37
Transistor N-MOS

Canal N

Vgs>VT : condition de création du canal

Si Vg est supérieur à Vt la grille repousse les charges positives et attire les électrons et par
conséquence il ya Il y a inversion, et création d'un canal N entre le drain et la source.

38
Transistor N-MOS

Pour passer le courant entre le drain et la source on applique une tension VDS.
linéaire.
Vgs>VT : condition de création du canal
Vgd≥VT: condition de passage du courant entre drain et source (différence de potentiel)
39
Transistor N-MOS

Pour passer le courant entre le drain et la source on applique une tension VDS.
linéaire.
Vgs>VT : condition de création du canal
Vgd≥VT: condition de passage du courant entre drain et source (différence de potentiel)
40
Transistor N-MOS

VGS>VT et VGD <VT


VGS-VT<VDS
Si Vd augmente trop alors Vgd devient inférieur àVt, Il y a donc moins de charges
induites dans la couche d'inversion du côté drain que du côté source. Alors le MOS se
bloque du côté du drain. Plus Vd augmente, plus la résistance du MOS augmente et le
courant reste alors constant. On dit que le MOS sature.
41
Définition des dimensions
Polysilicon gate

Source Drain
W
n+ xd xd n+

Gate-bulk
Ld
overlap
Vue de dessus
Gate oxide
tox
n+ L n+

Cross section
42
Équations du transistor

43
Transistor N-MOS: Fonctionnement

La transconductance de transistor NMOS


est:

44
Caractéristiques :Courant Tension

X 10-4
6
VGS = 2.5V
VDS = VGS - VT
5

4
VGS = 2.0V
3
Lineare Saturation
2 VGS = 1.5V

1
VGS = 1.0V
0 1,1 1,6
0,4 0,6 2,1
Bloqué 0 0,5 1 1,5 2 2,5
VT VDS (V)
NMOS transistor, W=0.25um, L = 10um, W/L = 1.5, VDD = 2.5V, VT = 0.4V 45
Régime statique N-MOS

46
Transistor P-MOS
• Le canal p est formé par les porteurs majoritaires (trous)
• On part d’un substrat type n faiblement dopé
• On y diffuse 2 regions fortement dopées p+
• On ajoute une fine couche isolante de dioxide de silicium (SiO2)
• On découpe 2 trous dans la couche d’oxyde pour les contacts source et drain
• On ajoute le métal (polysilium) de grille dans l’espace entre source and drain
• On ajoute les contacts source, drain et grille
Vgs

Enhancement Mode
Grille
PMOS Device ----- V+
Vgs < VTp ++++
V- drain (p+) source (p+)
trous E électrons
Substrate (n)

Current Flow
47
Transistor P-MOS

48
Transistor P-MOS

49
Transistor P-MOS

50
Transistor P-MOS

51
Transistor P-MOS

52
Transistor P-MOS

53
Transistor P-MOS
La conduction se fera par un canal de type p où les porteurs majoritaires sont les
trous, et le courant de trous ira de la Source au Drain.
La tension de seuil VTP est négative, la zone intéressante de fonctionnement sera
donc pour VGS ≤0. On obtient également 3 modes de fonctionnement pour le
transistor P-MOS :

54
Transistor P-MOS
La frontière entre le mode résistif et le mode saturé est donnée par la relation :

55
Transistor P-MOS

56
Régime statique P-MOS

57
Applications:
Transistor NMOS Chute de tension
VDD
D CL VCL=VDD initial D
VDD G VDD G

S
S 0 → VDD - VTn
Vgs=Vcl=Vdd
CL
VGS=VDD > Vtn Transistor passant Vcl
à la sortie, le condensateur
Vgs=Vdd-Vcl
(initialement à VDD ) se décharge jusqu’à
Vgs> Vtn mode passant : chargement
0V.
Si Vdd-Vcl≤ Vtn donc blocage
le condensateur
(initialement à 0) se charge jusqu’à Vdd-
Vtn

Le NMOS fait un bon « 0 » mais un mauvais « 1 »

58
Applications:
Transistor PMOS Chute de tension
VDD

S VDD → |VTp|
VGS
S CL
D 0 → VDD
D
CL

Si on fait une transition de 0 → 1 Si on fait une transition de 1 → 0


à la sortie, le condensateur à la sortie, le condensateur (initialement à
(initialement à 0V) se charge VDD ) se décharge jusqu’à |VTp|
jusqu’à VDD

Le PMOS fait un bon « 1 » mais un mauvais « 0 »

59
Combinaisons série / parallèle: NMOS

60
Combinaisons série / parallèle: PMOS

61
Combinaisons série / parallèle: NMOS et PMOS

A.B C.D A.B + C.D

A+B C+D
(A+B).(C+D)

62