MSCL Cours4 2K16

Description Comportementale
Modélisation Algorithmique décrivant le fonctionnement

d’un système numérique.
Pas de relation avec l'implantation du système
Les algorithmes sont décrits à l’intérieur de processus
Le comportement est décrit par une suite d’instructions

séquentielles exécutées dans un process.
1 ENP/ELN/MSCL/2016 Taghi. M.
Process
Process
Syntaxe:
Définition
[Nom_du_process]
 C’est une Instruction
process(Liste_de_sensibilité_nom_des_signaux)
concurrente définissant
Begin
un comportement qui doit
-- instructions du process
se dérouler lorsque ce
end process [Nom_du_process] ;
process devient actif.
Règles de fonctionnement d’un process
 Le process est surtout
L’exécution d’un process a lieu à chaque
composé d’une suite
changement d’état d’un signal de la liste de
d’instructions séquentielles
sensibilité.
( if, case, for et while)
Les instructions du process s’exécutent
 Indispensable pour la
séquentiellement.
description des systèmes
Les changements d’état des signaux par les
séquentiels, également
instructions du process sont pris en compte à la fin
utilisé pour décrire les
du process.
circuits combinatoires .
Fonctionnement process
EXEMPLE :
process (A,B,M)
begin
Y <= A;
M <= B;
Z <= M;
end process;
Un événement se produit : B  1
Le process se réveille, alors
Un nouvel événement sur M, le process se réveille encore
Mode Concurrent / Mode Séquentiel
 Interdiction de faire  Affectation dans

plus d’une Affectation à un process
un signal
Instructions séquentielles
Instruction if Exemple:
Syntaxe : Process (A,B,E1,E2,E3)
Begin
if condition then instructions
[elsif condition then If A=’1’ then SORTIE <= E1;
instructions] Elsif B = ‘1’ then
[else instructions] SORTIE <= E2;
end if ; Else SORTIE <= E3;
end if ;
Remarque : l’instruction if ne
peut être utilisée que dans un end process ;
process
Instruction case Exemple :
Syntaxe: process (TEST,A,B)

begin
CASE expression IS case TEST is
WHEN choix => instructions; when “00” => F <= A and B;

when “01” => F <= A or B;
[WHEN choix => instructions;] when “10” => F <= A xor B;
when “11” => F <= A nand B;
[WHEN OTHERS => instructions;] when others => F <= '0';
end case;
END CASE; end process;
Remarque : pareil que l’instruction if,
l’instruction case ne peut être utilisée
6 que dans un process.
ENP/ELN/MSCL/2016 Taghi. M.
Instruction for … loop … library ieee;
[étiquette:] use ieee.std_logic_1164.all;
For var2boucle in Intervalle loop entity boucle_for is
{séquence_d'instructions} port( valid : in std_logic;
end loop [étiquette]; entree : in std_logic_vector(7 downto 0);
sortie : out std_logic_vector(7 downto 0));
intervalle ::= valeur_basse to end boucle_for;
valeur_haute | Architecture arc of boucle_for is
valeur_haute downto valeur_basse | begin
nom_signal'range process (entree, valid)
begin
 La variable de boucle n'a pas à être déclarée elaboration_sortie:
et peut être utilisée à l'intérieur de la Boucle for i in entree'range loop
 La séquence peut contenir des instructions sortie(i) <= valid and entree(i);
conditionnelles ou d'autres boucles end loop elaboration_sortie;
 L’intervalle doit être fixé au moment de la end process;
compilation (ne peut pas être dépendant d’une end arch_boucle_for
7 entrée du système) ENP/ELN/MSCL/2016 Taghi. M.
Instruction while … loop …
Syntaxe
[étiquette :] while condition loop

{séquence_d'instructions}
end loop [étiquette];
Tant que la condition est

vraie (true) la séquence
d'instructions est répétée.
La condition doit être

Statique (fixée au moment
de la compilation)
Propriétés Process
Du point de vue synthèse
l’affectation Concurrente est
équivalente à un process
Process Multiples
Possibilité de déclarer plusieurs

PROCESS qui sont alors
concurrents :
-- nom_process1 :
PROCESS (liste sensible1)
BEGIN
.....
END PROCESS
nom_process1;
-- nom_process2 :
PROCESS (liste sensible2)
BEGIN .....
END PROCESS
nom_process2; ....
Variables VS Signaux
Variables VS Process
Variables VS process
Dans un process, préférer l’utilisation des variables intermédiaires
plutôt que les signaux intermédiaires (les variables sont rapides à mettre
à jour et ne sont pas citées dans la liste de sensitivité)
Modélisation des Circuits
combinatoires
Un circuit combinatoire donne toujours les mêmes sorties quand

l’entrée est la même.
Process Combinatoire
 le process comporte une liste de
sensibilité
 la liste de sensibilité comprend tous les
signaux lus
 Toute sortie affectée à l’intérieur d’un
processus doit avoir une valeur spécifiée
pour tous les cas possibles.
- IF : ne pas oublier le ELSE.
- CASE : ne pas oublier WHEN OTHERS.
Affectation incomplète
Description Comportementale VS
Concurrente
Exemples
Exemple : ALU
entity ALU is
port(A : in std_logic_vector(7 downto 0);
B : in std_logic_vector(7 downto 0);
Sel: in std_logic_vector(1 downto 0);
Res: out std_logic_vector(7 downto 0));
end ALU;
process(A,B,Sel)
begin
case Sel is
when "00" => Res <= A + B; -- Addition
when "01" => Res <= A + (not B)+1; -- Soustraction
when "10" => Res <= A and B;-- et logique bit à bit
when "11" => Res <= A or B;-- ou logique bit à bit
when others => Res <= "--";
end case;
end process;
end process;
17 end behv; ENP/ELN/MSCL/2016 Taghi. M.
Exemples
EXEMPLES
Multiplieur
Le but est de réaliser un multiplieur 4 bits fois 4 bits
EXEMPLES
Exemple : Multiplieur
entity main is
Port (A : in std_logic_vector(3 downto 0);
B : in std_logic_vector(3 downto 0);
RES : out std_logic_vector(7 downto 0));
end main;
architecture Behavioral of main is
begin process (A,B)
variable result : std_logic_vector(7 downto 0);
begin
result := (others => '0');
for I in 0 to 3 loop
if B(I)='1' then
result(I+4 downto I) := result(I+4 downto I) +('0' & A);
end if;
end loop;
RES <= result;
end process;
end Behavioral;
Exemples
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity mux is
generic (n : positive := 3 -- nombre de signaux de contrôle);
port (
D : in std_logic_vector(2 ** n - 1 downto 0);
S: in unsigned(n - 1 downto 0);
F : out std_logic);
end mux;
architecture comportementale of mux is
begin
process (D, S)
begin
F <= D(to_integer(S));
end process;
end comportementale;
Exemples Flot de données
Additionneur SVA
Exemples
EXEMPLES
Exemples
Généricité
Déclaration : déclarés avant l’instruction Instanciation : l’instruction « generic map »

port du bloc doit être déclarée avant l’instruction « port
map » (pas de point virgule entre les 2).
L’instanciation permet de fixer la valeur du

paramètre qui devient donc une constante
Ex: generic map (width => 5)
Exemple
Une porte ET à N entrées
Exemple
l’instruction generate.
Permet de :
Répliquer du matériel (logique)
Ouverture/fermeture (ON/OFF) de blocs
logiques
Syntaxe :
Forme Conditionnelle
label : IF condition_booléenne GENERATE
instructions concurrentes;
END GENERATE label;
Forme Itérative
label : FOR index IN intervalle_discret)
GENERATE instructions concurrentes;
END GENERATE label;
Exemple
Exemple 2ème Version

MSCL Cours4 2K16

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

MSCL Cours4 2K16

Transféré par

Droits d'auteur :

Formats disponibles

Description Comportementale

Modélisation Algorithmique décrivant le fonctionnement

Pas de relation avec l'implantation du système

Les algorithmes sont décrits à l’intérieur de processus

Le comportement est décrit par une suite d’instructions

 Interdiction de faire  Affectation dans

Syntaxe : Process (A,B,E1,E2,E3)

Instruction case Exemple :

Syntaxe: process (TEST,A,B)

WHEN choix => instructions; when “00” => F <= A and B;

Instruction while … loop …

[étiquette :] while condition loop

Tant que la condition est

La condition doit être

Possibilité de déclarer plusieurs

Un circuit combinatoire donne toujours les mêmes sorties quand

Déclaration : déclarés avant l’instruction Instanciation : l’instruction « generic map »

L’instanciation permet de fixer la valeur du

Vous aimerez peut-être aussi