GELE2442 Chapitre 5 - Logique Combinatoire

GELE2442 Chapitre 5 :
Logique combinatoire
Gabriel Cormier, Ph.D., ing.
Université de Moncton
Hiver 2015
Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 1 / 63

Contenu
1 Logique combinatoire
2 Analyse des circuits
3 Étapes de design
4 Fonction de validation
5 Décodeur
6 Encodeur
7 Multiplexeurs

Logique combinatoire : sortie dépend seulement des entrées

Portes AND, OR, XOR sont de petite taille : catégorie SSI
SSI : Small Scale Integration
Ce chapitre : circuits MSI
MSI : Medium Scale Integration
Circuits MSI : décodeurs, encodeurs, multiplexeurs, démultiplexeurs,
additionneurs

Circuit
n entrées .. .. m sorties
. combinatoire .
Figure 1 : Circuit combinatoire

Analyse des circuits
Étapes d’analyse :
S’assurer que le circuit est combinatoire et non séquentiel
Il ne doit pas y avoir de feedback entre la sortie et l’entrée
Créer une table de vérité
1 Nommer toutes les sorties internes du circuit. Déterminer la fonction
logique de ces sorties.
2 Répéter jusqu’à ce que toutes les sorties du circuit soient seulement
fonction des entrées.

Exemple
Analyser le circuit suivant. Déterminer la fonction logique et générer la
table de vérité.
A T1
B
C F1
A T2
B
C
T3
A F20
B
A
F2
C
B
C

Exemple (suite...)
Les trois premières sorties intermédiaires sont :
F2 = AB + AC + BC
T1 = ABC
T2 = A + B + C
Ensuite, les sorties qui viennent de signaux déjà définis :
T3 = F20 T2
F1 = T3 + T1

Exemple (suite...)
Pour obtenir F1 en fonction de A, B, et C, on doit effectuer des

substitutions.
F1 = T3 + T1 = F20 T2 + ABC
= (AB + AC + BC)0 (A + B + C) + ABC
= (A0 + B 0 )(A0 + C 0 )(B 0 + C 0 )(A + B + C) + ABC
= (A0 + B 0 C 0 )(AB 0 + AC 0 + BC 0 + B 0 C) + ABC
= A0 BC 0 + A0 B 0 C + AB 0 C 0 + ABC

Exemple (suite...)
La table de vérité :
A B C F2 F20 T1 T2 T3 F1
0 0 0 0 1 0 0 0 0
0 0 1 0 1 1 0 1 1
0 1 0 0 1 1 0 1 1
0 1 1 1 0 1 0 0 0
1 0 0 0 1 1 0 1 1
1 0 1 1 0 1 0 0 0
1 1 0 1 0 1 0 0 0
1 1 1 1 0 1 1 0 1

Étapes de design
Étapes de design
Le processus inclut les étapes suivantes :

1 Déterminer le nombre d’entrées et de sorties à partir de la description
du problème.
2 Générer la table de vérité.
3 Simplifier les fonctions qui génèrent les sorties (avec les diagrammes
de Karnaugh, par exemple).
4 Dessiner les circuits logiques et vérifier le design.

Étapes de design
Exemple
Faire le design d’un circuit qui permet la conversion d’une entrée en DCB
à un code Excess-3.
La table de vérité est montrée à la diapo suivante. Les codes DCB et

Excess-3 sont des codes à 4 bits ; il faut quatre entrées et quatre sorties.
Dans ce cas-ci, on utilise A, B, C et D pour les entrées, et W , X, Y et Z
pour les sorties. Les codes sont obtenus à partir du Tableau 1.5 du manuel
de Mano.

Étapes de design
Exemple (suite...)
DCB Excess-3
A B C D W X Y Z
0 0 0 0 0 0 1 1
0 0 0 1 0 1 0 0
0 0 1 0 0 1 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 1 1
0 1 0 1 1 0 0 0
0 1 1 0 1 0 0 1
0 1 1 1 1 0 1 0
1 0 0 0 1 0 1 1
1 0 0 1 1 1 0 0

Étapes de design
Exemple (suite...)
Combinaisons non utilisées dans les codes : conditions indifférentes

4 sorties = 4 diagrammes de Karnaugh

Étapes de design
Exemple (suite...)
CD C CD C
AB 00 01 11 10 AB 00 01 11 10
00 0 0 0 0 00 0 1 1 1
01 0 1 1 1 01 1 0 0 1
B B
11 X X X X 11 X X X X
A A
10 1 1 X X 10 0 1 X X
D D
W = A + BC + BD X = B 0 C + B 0 D + BC 0 D0

Étapes de design
Exemple (suite...)
CD C CD C
AB 00 01 11 10 AB 00 01 11 10
00 1 0 1 0 00 1 0 0 1
01 1 0 1 0 01 1 0 0 1
B B
11 X X X X 11 X X X X
A A
10 1 0 X X 10 1 0 X X
D D
Y = CD + C 0 D0 Z = D0

Étapes de design
Exemple (suite...)
Les fonctions obtenues sont :
W = A + BC + BD = A + B(C + D)
X = B 0 C + B 0 D + BC 0 D0 = B 0 (C + D) + BC 0 D0
= B 0 (C + D) + B(C + D)0
Y = CD + C 0 D0 = CD + (C + D)0
Z = D0
Noter qu’on a groupé certains termes pour réutiliser le terme (C+D).

Étapes de design
Exemple (suite...)
D0
Z
D CD
C Y
C+D
B
X
W
A

Fonction de validation
Fonction de validation
Fonction de validation : permet le passage d’une entrée à une sortie

En anglais : enable
X
F
EN
La fonction créée par le circuit est en deux parties :

1 Si EN = 1, l’entrée passe à la sortie, alors F = X
2 Si EN = 0, la sortie est fixe à 0.

Décodeur
Décodeur
Circuit qui fait la conversion d’un code binaire de n bits à un code de

m bits
n ≤ m ≤ 2n
Généralement nommés selon leur fonction, m-à-n (par exemple, un
décodeur 3 à 8)
Chaque combinaison d’entrées n’active qu’une seule sortie à la fois
Les décodeurs ont souvent un signal de contrôle (enable)

Décodeur
Exemple de table de vérité d’un décodeur
Entrées Sorties
A1 A0 D0 D1 D2 D3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
Figure 2 : Table de vérité d’un décodeur 2 à 4

Décodeur
Décodeur 2 à 4
A0
D0
D0
A1 A1 D1
D1
Décodeur
2 à 4
A0 D2
D2
D3
D3

Décodeur Décodeur avec entrée de validation
Décodeur avec entrée de validation
La plupart des décodeurs auront une entrée de validation (enable)

Si EN = 0, toutes les sorties sont à 0
Si EN = 1, le décodeur fonctionne normalement
On peut aussi avoir un signal de contrôle inversé (EN )

Décodeur Décodeur avec entrée de validation
Décodeur avec entrée de validation
D0 D0
A1 D1 A1 D1
Décodeur Décodeur
2 à 4 2 à 4
A0 D2 A0 D2
EN D3 EN D3
a) Décodeur avec EN b) Décodeur avec EN
Figure 3 : Décodeurs 2 à 4 avec enable

Décodeur Design avec des décodeurs
Design avec des décodeurs
Un décodeur peut être utilisé pour faire la synthèse (le design) d’une
fonction logique
Un décodeur génère à la sortie les 2n mintermes des n variables
d’entrée
Utiliser un décodeur avec une porte OU à la sortie pour créer la
fonction voulue
Tout circuit combinatoire avec n entrées et m sorties peut être réalisé
avec un décodeur n à 2n et m portes OU

Exemple
Faire la synthèse d’un additionneur à 3 bits en utilisant un décodeur.
La table de vérité d’un additionneur à 3 bits est montrée. On a 3 entrées

et 2 sorties : utiliser un décodeur 3 × 8 et deux portes OU
X Y Ci S Co
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Exemple (suite...)
Selon la table de vérité, les sorties sont :

X
S(X, Y, Ci ) = m(1, 2, 4, 7)
X
Co (X, Y, Ci ) = m(3, 5, 6, 7)

Exemple (suite...)
Le circuit :
0
1
2 S
X
Décodeur 3
Y 3×8 4
Ci 5
6 Co
7

Décodeur Synthèse de grands décodeurs
Synthèse de grands décodeurs
On peut utiliser des décodeurs avec des entrées de validation pour

créer des plus gros décodeurs
Ex : utiliser 2 décodeurs 3 × 8 pour faire un décodeur 4 × 16
La quatrième variable est utilisée pour activer un ou l’autre des
décodeurs 3 × 8

Décodeur Synthèse de grands décodeurs
Synthèse de grands décodeurs
X
Décodeur 8
Y D0 à D7
3×8
Z
EN
W
Décodeur 8
D8 à D15
3×8
EN
Figure 4 : Décodeur 4 × 16 créé avec deux décodeurs 3 × 8

Encodeur
Encodeur
Fonction inverse du décodeur

Un encodeur a 2n entrées, et n sorties
Les sorties sont le code binaire de l’entrée active

Encodeur
Exemple de table de vérité d’encodeur
D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
Figure 5 : Table de vérité d’un encodeur 8 à 3

Encodeur
Encodeur 8 à 3
Les sorties sont obtenues avec des portes OU : comme exemple, la sortie
A0 = 1 lorsque les entrées 1, 3, 5 ou 7 sont 1. On obtient alors les
équations suivantes :
A0 = D 1 + D 3 + D 5 + D 7
A1 = D 2 + D 3 + D 6 + D 7
A2 = D 4 + D 5 + D 6 + D 7
On peut donc réaliser l’encodeur 8 à 3 avec trois portes OU de quatre

entrées.

Encodeur
Encodeur
Une seule entrée doit être activée à la fois, sinon il y a erreur.

Ex : si D3 = D6 = 1, la sortie sera A2 = 1, A1 = 1 et A0 = 1 :
Entrée 7 activée
L’encodeur est modifié pour que l’entrée la plus élevée ait la priorité :
encodeur prioritaire
On ajoute une sortie de validation : V = 1 si une des entrées est 1,
sinon V = 0.

Encodeur
Table de vérité d’un encodeur prioritaire
D0 D1 D2 D3 A1 A0 V
0 0 0 0 X X 0
1 0 0 0 0 0 1
X 1 0 0 0 1 1
X X 1 0 1 0 1
X X X 1 1 1 1
Figure 6 : Table de vérité d’un encodeur prioritaire 4 à 2

Encodeur
Encodeur prioritaire 4 à 2
D3
A0
D2
D1
A1
V
D0
Figure 7 : Encodeur prioritaire 4 à 2

Multiplexeurs
Multiplexeurs
Multiplexeur : circuit qui permet de sélectionner une entrée parmi

plusieurs et acheminer cette entrée à une sortie unique
Le choix de l’entrée se fait par une série de lignes de sélection
Habituellement, on a 2n entrées et n bits de sélection, et une seule
sortie sur un multiplexeur
Les bits de sélections sont aussi appelés des adresses

Multiplexeurs
Multiplexeurs
Notation habituelle : MUX 2n : 1

L’expression booléenne définissant le fonctionnement d’un
multiplexeur 2n : 1 est :
n −1
2X
Y = Ii mi
i=0
où Ii est l’entrée, et mi est le minterme correspondant

Multiplexeurs
Multiplexeurs
I0 I0
MUX MUX
Y Y
2 : 1 2:1
I1 I1
S
S
Figure 8 : Deux symboles pour un multiplexeur 2 : 1

Multiplexeurs Multiplexeur 2 : 1
Multiplexeur 2 : 1
Un seul bit de sélection
S Y
0 I0
1 I1
Figure 9 : Table de vérité d’un multiplexeur 2 : 1

Multiplexeur 2 : 1
I0
Y
I1
Figure 10 : Circuit d’un MUX 2 : 1

Multiplexeur 2 : 1
L’équation de la sortie est :

n −1
2X 1
X
Y = Ii mi = Ii mi = I0 m0 + I1 m1 = I0 S + I1 S
i=0 i=0

Multiplexeurs multi-bit
Il est possible d’avoir des entrées (et sorties) à plusieurs bits

Ex : Mux 2 : 1 à 4 bits
Selon l’entrée de sélection, une série de 4 bits sont acheminés à la
sortie en même temps

Multiplexeurs multi-bit
A0
A1
A2
Y0
A3 MUX
Y1
B0 2 : 1 Y2
B1 4 bits Y3
B2
B3
Figure 11 : Multiplexeur 2 : 1 à 4 bits

Multiplexeurs Implémentation de fonctions booléennes
Implémentation de fonctions booléennes
Multiplexeurs peuvent être utilisés pour réaliser des fonctions

booléennes
Pour une fonction à n variables, on doit avoir un multiplexeur avec
n − 1 entrées de sélection
Les premières n − 1 variables de la fonction sont branchées aux
entrées de sélection du multiplexeur

Exemple
P
Réaliser F (x, y, z) = (1, 2, 6, 7) avec un multiplexeur.
Avec trois entrées, on doit avoir 3 − 1 = 2 entrées de sélection :

multiplexeur 22 : 1 = 4 : 1.
X Y Z F
0 0 0 0
F =Z
0 0 1 1
0 1 0 1
F = Z0
0 1 1 0
1 0 0 0
F =0
1 0 1 0
1 1 0 1
F =1
1 1 1 1

Exemple (suite)
Le circuit :
Y S0
X S1
MUX
Z 0 F
4 : 1
Z 1
0 2
1 3

Multiplexeurs Démultiplexeur
Démultiplexeur
Opération inverse du multiplexeur

Entrée unique distribuée à l’une de 2n sorties, selon n bits de sélection
Possible d’avoir des démultiplexeurs à plusieurs bits

Multiplexeurs Démultiplexeur
Démultiplexeur
Q0
MUX Q1
I
1 : 4 Q2
Q3
S0 S1
Figure 12 : Démultiplexeur 1 : 4

Comparateur d’amplitude
Permet de comparer deux chiffres (A et B) de n bits

Produit des sorties qui désignent le mot le plus grand
Trois sorties : A > B, A = B et A < B

A3 A2 A1 A0 B3 B2 B1 B0
IA>B
Comparateur
IA=B
4 bits
IA<B
OA>B OA=B OA<B
Figure 13 : Comparateur d’amplitude à 4 bits

Additionneur binaire
Additionneur binaire
Addition : opération très commune

Addition de deux bits donne 2 bits de sortie (somme et report)
Additionneur à 2 bits : demi-additionneur
Additionneur à 3 bits (2 bits d’entrée + report d’entrée) :
additionneur complet

Additionneur binaire Demi-additionneur
Demi-additionneur
La table de vérité d’un demi-additionneur :
X Y C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
Figure 14 : Table de vérité d’un demi-additionneur
Équations pour la somme S et le report C :
S = X 0 Y + XY 0 = X ⊕ Y
C = XY

Additionneur binaire Demi-additionneur
Demi-additionneur
X
Y0
S
X
X0 Y S
Y
C
C
Figure 15 : Circuits d’un demi-additionneur

Additionneur binaire Additionneur complet
Additionneur complet
Pour additionner des nombres de n bits, il faut un additionneur

complet
Trois entrées : 2 bits + report de l’addition à la position précédente
Deux sorties : somme et report

Ci
A B Ci Co S
0 0 0 0 0
A 0 0 1 0 1
0 1 0 0 1
Additionneur
S 0 1 1 1 0
1 bit
1 0 0 0 1
B 1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Co
Figure 16 : Additionneur complet à 1 bit : schéma et table de vérité

Selon la table de vérité, les équations de la somme et du report sont :
S = X 0 Y 0 Ci + X 0 Y Ci0 + XY 0 Ci0 + XY Ci = X ⊕ Y ⊕ Ci
C = XY + XCi + Y Ci

HA : demi-additionneur
HA HA
X
Y S
Co
Ci
Figure 17 : Circuit d’un additionneur complet

Additionneur binaire Propagation du report
Propagation du report
Pour additionner plusieurs bits, il faut que le report se propage du

LSB au MSB
La sortie est seulement valide après la propagation complète du report
Pour un système à plusieurs bits, ceci devient très lent

A0 B0 A1 B1 A2 B2 A3 B3
Ci,0 Co,0 Co,1 Co,2 Co,3

FA FA FA FA
= Ci,1
S0 S1 S2 S3
Figure 18 : Additionneur à report propagé

Si on réarrange les équations de somme et de report, on obtient :
Si = Pi ⊕ Ci
Ci+1 = Gi + Pi Ci
où
Pi = Ai ⊕ Bi (propager)
Gi = Ai Bi (générer)

On calcule toutes les valeurs de Pi et Gi en même temps : accélère le

calcul de Ci+1
C0 = report d’entrée
C1 = G0 + P0 C0
C2 = G1 + P1 C1 = G1 + P1 (G0 + P0 C0 ) = G1 + P1 G0 + P1 P0 C0
C3 = G 2 + P 2 C2 = G2 + P 2 G1 + P 2 P 1 G0 + P 2 P 1 P 0 C0

Porte trois états
Porte trois états
Circuit très utilisé : tri-state buffer

Deux entrées et une sortie
Trois états de sortie possible : 0, 1, ou haute impédance
La sortie Y = A si CT RL = 1, sinon la sortie est en mode haute
impédance (c’est comme si la sortie n’était branchée à rien)
A Y
CT RL
Figure 19 : Porte trois états

Porte trois états
Exemple
I0 Y
I1
I2
I3
S0 0
Décodeur 1
S1
2×4 2
Enable EN 3
Figure 20 : Décodeur avec portes trois états

GELE2442 Chapitre 5 - Logique Combinatoire

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

GELE2442 Chapitre 5 - Logique Combinatoire

Transféré par

Droits d'auteur :

Formats disponibles

GELE2442 Chapitre 5 :

Gabriel Cormier, Ph.D., ing.

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 1 / 63

2 Analyse des circuits

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 2 / 63

Logique combinatoire : sortie dépend seulement des entrées

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 3 / 63

Figure 1 : Circuit combinatoire

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 4 / 63

Analyse des circuits

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 5 / 63

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 6 / 63

Les trois premières sorties intermédiaires sont :

Ensuite, les sorties qui viennent de signaux déjà définis :

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 7 / 63

Pour obtenir F1 en fonction de A, B, et C, on doit effectuer des

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 8 / 63

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 9 / 63

Le processus inclut les étapes suivantes :

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 10 / 63

La table de vérité est montrée à la diapo suivante. Les codes DCB et

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 11 / 63

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 12 / 63

Combinaisons non utilisées dans les codes : conditions indifférentes

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 13 / 63

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 14 / 63

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 15 / 63

Les fonctions obtenues sont :

Noter qu’on a groupé certains termes pour réutiliser le terme (C+D).

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 16 / 63

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 17 / 63

Fonction de validation : permet le passage d’une entrée à une sortie

La fonction créée par le circuit est en deux parties :

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 18 / 63

Circuit qui fait la conversion d’un code binaire de n bits à un code de

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 19 / 63

Exemple de table de vérité d’un décodeur

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 20 / 63

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 21 / 63

Décodeur avec entrée de validation

La plupart des décodeurs auront une entrée de validation (enable)

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 22 / 63

Décodeur avec entrée de validation

a) Décodeur avec EN b) Décodeur avec EN

Figure 3 : Décodeurs 2 à 4 avec enable

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 23 / 63

Design avec des décodeurs

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 24 / 63

Faire la synthèse d’un additionneur à 3 bits en utilisant un décodeur.

La table de vérité d’un additionneur à 3 bits est montrée. On a 3 entrées

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 25 / 63

Selon la table de vérité, les sorties sont :

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 26 / 63

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 27 / 63

Synthèse de grands décodeurs

On peut utiliser des décodeurs avec des entrées de validation pour

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 28 / 63

Synthèse de grands décodeurs

Figure 4 : Décodeur 4 × 16 créé avec deux décodeurs 3 × 8

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 29 / 63

Fonction inverse du décodeur

Gabriel Cormier (UdeM) GELE2442 Chapitre 5 Hiver 2015 30 / 63

Exemple de table de vérité d’encodeur