Académique Documents
Professionnel Documents
Culture Documents
IST
3eme année FI
Joël SEKA/Gado TCHABODE 2019-2020
Chapitre 4 :L'espace adressable & les Mémoires
Chapitre 4 :L'espace adressable & les Mémoires
Bus de commande
Horloge
Microprocesseur Mémoire Interface
Mémoire
d’entrées-
sorties
Reset
Bus de données
Alimentation
Chapitre 4 :L'espace adressable & les Mémoires
L'espace adressable
L'ensemble des composants externes auquel peut s'adresser le
microprocesseur constitue l'espace adressable.
Le nombre d'adresses pouvant circuler sur le bus d'adresses permet
de calculer l'espace adressable.
L'espace adressable = 2n. n étant le nombre de fils de
communication du bus d'adresse.
Si le bus d'adresses comporte 16 fils de communication, on parlera
alors d'un bus de largeur 16 bits, le processeur pourra alors s'adresser
à 216 cases
Chapitre 4 :L'espace adressable & les Mémoires
• Tableau d'adressage
– Renseigne sur la plage d'adresses occupée par chaque composant
adressable par le microprocesseur.
• Mapping Mémoire
– Une cartographie de l'espace adressable construite selon le tableau
d'adressage renseignant sur la plage d'adresses occupée par chaque
composant adressable par le microprocesseur.
Chapitre 4 :L'espace adressable & les Mémoires
INTERFACE
MICROPROCESSEUR
ROM
RAM
A0 A0 A0 A0
A1 A1 A1 A1
A2 A2 A2 A2
A3 A3 A3 A3
A4 A4 A4 A4
A5 A5 A5 A5
A6 A6 A6 A6
A7 A7 A7 A7
A8 A8 A8 A8
A9 A9 A9 A9
A10 A10 A10 A10
A11 A11 A11 A11
A12
A13 S S S
A14 &
A15
&
Chapitre 4 :L'espace adressable & les Mémoires
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 $FFFF ROM
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 $8000
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 $7FFF RAM
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 $4000
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 $3FFF INTER
FACE
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 $0000
Chapitre 4 :L'espace adressable & les Mémoires
$FFFF
ROM
$8000
$7FFF
RAM
$4000
$3FFF
INTERFACE
$0000
Chapitre 4 :L'espace adressable & les Mémoires
RAM
MICROPROCESSEUR
EEPROM
A0 A0 A0
A1 A1 A1
A2 A2 A2
A3 A3 A3
A4 A4 A4
A5 A5 A5
A6 A6 A6
A7 A7 A7
A8 A8 A8
A9 A9 A9
A10 A10 A10
A11 A11 A11
A12 A12 A12
A13 A13 A13
A14 S A14 S A14
A15 1
Chapitre 4 :L'espace adressable & les Mémoires
$FFFF
$0000
Chapitre 4 :L'espace adressable & les Mémoires
• Largeur Mémoire
– Le nombre de bits d'information stocké à une adresse mémoire.
– La largeur de la mémoire est en général un multiple d'un octet (8
bits).
Chapitre 4 :L'espace adressable & les Mémoires
• La mémoire physique
– Permet de stocker des données sur le plus long terme, même
lorsqu'elle n'est plus alimentée par un courant électrique.
– Les temps d'accès à ce type de mémoire sont beaucoup plus lents
(quelques millisecondes) que ceux des mémoire vives.
– Cinq grandes familles de mémoire physique
• Les ROM (Read Only Memory) :programmée en usine, elle ne
peut pas être reprogrammée.
• Les PROM (Programmable Read Only Memory) programmable
une seule fois par l'utilisateur.
Chapitre 4 :L'espace adressable & les Mémoires
• La mémoire physique
– Les EPROM (Erasable Programmable Read Only
Memory) également appelée UV-PROM, elles sont programmables
par l'utilisateur et effaçables par effet photo-électrique à l'aide d'un
rayonnement UV.
– Les EEPROM (Electrically Erasable Programmable Read
Only Memory) sont effaçables électriquement et programmables
par l’utilisateur. Le nombre de programmation est limité.
– Flash EPROM (Flash Erasable Programmable Read Only
Memory) : La mémoire flash offre les avantages d'une RAM et
d'une ROM, c'est à dire qu'elle est non volatile, accessible en
lecture et en écriture. Elle offre aussi un temps d'accès plus rapide
qu'une ROM, mais plus lent qu'une RAM tout en ayant une
consommation faible.
Chapitre 4 :L'espace adressable & les Mémoires
• Hiérarchie Mémoire
– Il existe plusieurs composants de stockage de technologie
différentes. Ces composants n'ont ni les même capacités ni les
même temps d'accès. Les plus rapides sont les plus coûteuses.
+ Vitesse - Capacité
Registre
Mémoire Vive
SRAM, DRAM
Mémoire Physique
ROM, Flash…
- +
Chapitre 5 : Interfaces d’entrées-sorties
Chapitre 5 : Interfaces d’entrées-sorties
Horloge
Microprocesse Mémoire Interface
Mémoire
d’entrées-
ur sorties
Reset
Bus de données
Alimentation
Chapitre 5 : Interfaces d’entrées-sorties
• La liaison parallèle
– La transmission simultanée de N bits.
– Les bits sont envoyés simultanément sur N lignes différentes.
– Cette liaison est coûteuse (nécessité d’un grand nombre de fils) et
peu fiable pour des distances importantes.
– Le débit de transmission est plus important qu’une liaison série.
Emetteur Récepteur
Chapitre 5 : Interfaces d’entrées-sorties
• La liaison série
– Une ligne où les bits d'information (1 ou 0) arrivent
successivement, soit à intervalles réguliers (transmission
synchrone), soit à des intervalles aléatoires, en groupe
(transmission asynchrone).
– Cette liaison est peu couteuse et permet des transmissions sur de
grandes distances.
– Le débit de transmission est plus faible car les bits sont transmis
les uns à la suite des autres.
Emetteur Récepteur
Chapitre 5 : Interfaces d’entrées-sorties