TRAVAUX DIRIGES

Exercice 1 :
Soient deux mémoires avec un bus d’adresse de 22 bits chacune, l’une avec des mots mémoires de 8 bits
et l’autres de 22 bits. Donner pour chacune des mémoires :
1. Le nombre de mots adressables
2. Donner la plus haute adresse possible en decimal
3. La taille en octets de ces 2 mémoires ;

Exercice 2 :
On veut réaliser une mémoire de 16K x 16 bits en utilisant des boitiers de 2KO ayant 12 lignes
d’adresse.
1. Combien de mémoires doit-on utiliser ?

Exercice 3 :
Soit une mémoire RAM de 4K x 4 bit représentée par le schéma ci-dessous :
1. De quelle capacité est cette mémoire (en Kbits et en KO)?
2. Quel doit être l’état du signal VMA et l’état des lignes A12 a A15 pour sélectionner cette mémoire ?
3. Donner la plage d’adresse (en Hexadécimal) utilisée par cette mémoire ?
A11 A0
…………………
……………….
VMA

A12

A13
CS
A14

A15

D3 D2 D1 D0
 Exercice 4
Soit le schéma de connexion d’un microprocesseur et des boitiers mémoires :
1. Quel est la taille de chaque boitier mémoire ainsi que la taille complète de la mémoire formée ?
2. Quelles sont les adresse des 8 boitiers (mapping ou cartographie)?

A0 à A12

Microprocesseur
D0 à D7
CS
A15 A14 A13 CS
CS
CS
CS
CS
A CS
CS
B DECODEUR

Exercice 5
Une mémoire de 64K x 8 comprend une EPROM située à partir de l’adresse 0000h et trois RAM situées
respectivement à partir des adresses 4000h, 8000h et C000h. La capacité de chacune des mémoires
élémentaires est de 16K x 8.
1. Etablir une adresse de décodage de cette mémoire
2. Proposer un schéma fonctionnel pour cette mémoire.

EXERCICE 6
 Soit un système automatisé comportant 7 entrées et 6 sorties. On voudrait le commander par un système
à microprocesseur.
Pour cela on dispose des éléments suivants :

 Un microprocesseur 6809
 Une mémoire EPROM de 4ko
 Une mémoire RAM de 1ko
 Un circuit d’interfaçage 6821
 Un décodeur

1) Combien d’interface PIA 6821 faut-il utiliser afin de commander cet automatisme ? Justifier votre réponse.
2) Proposer le type de décodeur à utiliser ainsi que sa table de vérité.
3) Proposer le schéma de câblage complet du système. A cause du RESET initial, on réservera les dernières
adresses à la ROM ensuite à la RAM et enfin aux PIA. On adressera les Entrées/sorties comme étant des
positions mémoires.
4) Donner l’organisation mémoire de ce système en précisant les adresses de début et fin (en hexadécimal)
de chaque boîtier. On réservera à cause du Reset initial, les dernières adresses à la ROM, puis la RAM et
enfin les PIA. On adressera les interfaces d’entrée -sortie comme des positions mémoires.
5) Proposer une affectation des Entrées/Sorties de cet automatisme, puis indiquer les mots de direction,
sachant que le port A est en entrées, et le port B en sorties pour un PIA donné. Le mot de commande est
$04 (soit 04 en hexadécimal).

EXERCICE 7
Un malaxeur comporte 6 entrées et 5 sorties. On se propose de commander la marche de préparation par
un système à microprocesseur contenant un microprocesseur MC6809 de Motorola 8 bits, d’une RAM de
2Ko, d’une ROM de 2Ko et d’un ou de plusieurs PIA 6821.
1. Combien de PIA seront-ils nécessaire pour la commande de ce système ? Justifier
2. Donner les différents mots de direction du ou des PIA en considérant le(s) port(s) A en entrée et le(s)
port(s) B en sortie.
3. Dresser la cartographie mémoire de ce système. (On réservera les dernières adresses pour la sélection
des boitiers).
4. Proposer l’affectation des entrées sorties à utiliser par le microprocesseur mis à votre disposition.
5. Proposer un schéma de câblage du système à microprocesseur permettant la commande dudit
automatisme.(on fera ressortir uniquement le microprocesseur, le décodeur, la RAM, la ROM et le ou les
PIA).
 EXERCICE 8 : UNITE DEREMPLISSAGE DES BIDONS D’HUILE
On souhaite construire cet unité autour d’un système à microprocesseur MC6809 de Motorola 8 bits,
d’une RAM de 4Ko, d’une ROM de 2Ko et d’un ou de plusieurs PIA 6821 afin de piloter une unite
deremplissage des bidons d’huile. Le systeme possede 9 entrees et 4 sorties.
1. Donner 4 critères de choix d’un microprocesseur.
2. Combien de PIA seront-ils nécessaire pour la commande de ce système ? Justifier
3. Donner les différents mots de direction du ou des PIA en considérant le(s) port(s) A en entrée et le(s)
port(s) B en sortie.
4. Dresser la cartographie mémoire de ce système. (On réservera les dernières adresses pour la sélection
des boitiers)
5. Proposer l’affectation des entrées sorties à utiliser par le microprocesseur mis à votre disposition
6. Proposer un schéma synoptique du système à microprocesseur permettant la commande dudit
automatisme.

EXERCICE 9 : SYSTEME D’ENCAISSAGE

Soit le système microprogrammé de la figure ci-dessous destiné à piloter le système.
1. Que signifient les signaux suivants : PGM et Vpp.
2. Identifiez en justifiant les éléments référencés par U1, U2, U3 et U8.
3. Proposez un schéma électrique clair et simple permettant l’implémentation des modules RST et
OSC de U2. L’entrée du signal RST peut-elle est être considérée une entrée d’interruption? Justifiez
votre réponse.
4. Quelle est la capacité d’adressage du microprocesseur ?
5. Déterminez la capacité totale CT en Ko de l’espace mémoire de ce système.
6. Tout en esquissant dans un tableau le fonctionnement de U1, trouvez les combinaisons sur les bits
A15, A14 et A13 qui activent chacun des circuits (U3 à U8) du système.
7. En déduire la cartographie mémoire de ce système.
N.B: les bits d’adresse non utilisés pour certains modules seront affectés de 0.
Selon vous, quel est le type de structure entrée/sortie utilisé ici ? justifiez votre réponse.
 U1
A14
A S1
A15
B S2
S3
E S4

A13

U2 U3 U5 U7
27 30 A0 A0 10 11 D0 A0 10 11 D0 D0 11 10 A0
M1 A0 A0 D0 A0 D0 D0 A0
31 A1 A1 9 12 D1 A1 9 12 D1 D1 12 9 A1
A1 A1 D1 A1 D1 D1 A1
19 32 A2 A2 8 13 D2 A2 8 13 D2 D2 13 8 A2
MREQ A2 A2 D2 A2 D2 D2 A2
20 33 A3 A3 7 15 D3 A3 7 15 D3 D3 15 7 A3
IORQ A3 A3 D3 A3 D3 D3 A3
21 34 A4 A4 6 A4 6 16 D4 D4 16 6 A4
RD A4 A4 A4 D4 D4 A4
22 35 A5 A5 5 A5 5 17 D5 D5 17 5 A5
WR A5 A5 A5 D5 D5 A5
36 A6 A6 4 A6 4 18 D6 D6 18 4 A6
A6 A6 A6 D6 D7 D6 A6
28 37 A7 A7 3 A7 3 19 D7 19 3 A7 U8
RFSH A7 A7 A7 D7 D7 A7
38 A8 A8 25 A8 25 25 A8
A8 A8 A8 A8 D0 34 4 1
18 39 A9 A9 24 A9 24 24 A9 D0 PA0
RAZ HALT A9 A9 A9 A9 D1 33 3 2
+5V

40 A10 A10 21 A10 21 21 A10 D1 PA1

A10 A11 A10 A10 A10 D2 32 2 3
24 1 A11 23 A11 23 23 A11 D2 PA2
WAIT A11 A11 A11 A11 D3 31 1 4
2 A12 A12 2 A12 2 D3 PA3

+5V
A12 A12 A12 D4 30 40 5
16 3 A13 D4 PA4 I/O
INT A13 D5 29 39 6
17 4 A14 20 20 20 D5 PA5
NMI A14 A15 CE CE CE D6 28 38 7
5 22 26 26 D6 PA6
A15 OE CS CS D7 27 37 8
26 27 +5V 27 27 D7 PA7
RESET PGM WE WE A1 A0
RST D0
14 D0
D1
1
VPP
22
OE OE
22
5
RD PB0
18 1
25 15
BUSRQ D1 36 19 2
23 12 D2 6264 WR PB1
BUSAK D2 9 20 3
+5V

8 D3 A0 PB2
D3 8 21 4
6 7 D4 U4 U6 A1 PB3
OSC CLK D4
D5
9 D5
A0 10 11 D4 A0 10 11 D0
35
RESET PB4
22
23
5
6
I/O
10 D6 A0 D0 A0 D0 PB5
D6 A1 9 12 D5 A1 9 12 D1 6 24 7
13 D7 A1 D1 A1 D1 CS PB6
D7 A2 8 13 D6 A2 8 13 D2 25 8
A2 D2 A2 D2 PB7
A3 7 15 D7 A3 7 15 D3
Z80 A3 D3 A3 D3
A4 6 A4 6 16 D4 14 1
A4 A4 D4 PC0
A5 5 A5 5 17 D5 15 2
A5 A5 D5 PC1
A6 4 A6 4 18 D6 16 3
A6 A6 D6 PC2
A7 3 A7 3 19 D7 17 4
A7 A7 D7 PC3
A8 25 A8 25 13 5 I/O
A8 A8 PC4
A9 24 A9 24 12 6
A9 A9 PC5
A10 21 A10 21 11 7
A10 A10 PC6
A11 23 A11 23 10 8
A11 A11 PC7
A12 2 A12 2
A12 A12
20 20 8255A
CE CE
22 26
OE +5V CS
27 27
PGM WE
1 22
VPP OE
6264
+5V
 Exercice 10 : POSTE AUTOMATIQUE DE PLIAGE
On voudrait maintenant commander ce système par microprocesseur comportant :
- Un microprocesseur 6809
- Deux mémoires ROM de capacité 8Ko chacune
- Deux mémoires RAM de capacité :
 RAM1 de capacité 8Ko
 RAM2 de capacité 4Ko
- Des circuits interfaces 8255A de capacité 4o chacun.
- Un décodeur permettant de sélectionner tous les boitiers mémoires et circuits interfaces.
NB : les boitiers mémoires sont actifs au niveau haut.
Le système comporte 6 entrees et 7 sorties
1. Dessiner le schéma bloc de ce système en utilisant un décodeur pour la sélection des boitiers.
2. Donner la table de vérité de ce décodeur
3. En déduire le mapping (tableau répartition de l’espace mémoire) de ce système sachant que les toutes
premières adresses sont réservées aux mémoires RAM ensuite aux mémoires ROM et enfin aux PIA 8255
4. Proposer une affectation des Entrées/Sorties en supposant le port A en entrée et le port B en sortie