Laboratoire génie électrique 4Stech Série d’exercices N°1 Logique combinatoire Page 1/9

Exercice N°1 :
R2
10k
Soit le montage suivant : aA1 U1:A SA
1 R3
1°) Donner les équations des sorties S et R en fonction 2
3

b
B1
220

des entrées a et b. 74HC386

R1
2°) Quelle est la fonction réalisée par ce circuit ? 10k
U2:A RB
1 R4
3
2 220

Exercice N°2 : 7408

Un additionneur complet est un dispositif disposant de 3 entrées (a, b et rin) et de 2 sorties (S et rout).
S : somme ; rout : retenue sortante, rin : retenue entrante ; a et b : 2 bits à additionner.
1°/ Donner le logigramme de l’additionneur complet en utilisant 2 demi- additionneurs.
2°/ On désire additionner les deux nombres A = (14)10 et B = (11)10
2-1°/ Réaliser en binaire l’opération A + B
2-2°/ Compléter la structure série ci-dessous réalisant l’addition de A et B
…… 1 0

…. ….
… + +

Exercice N°3 : ….. …..

Colorer les diodes allumées pour le circuit suivant : Additionneur parallèle de 4 bits

16 15 14 13 12 11 10 9
B4 S4 C4 C0 GND B1 A1 S1

7483

A4 S3 A3 B3 VDD S2 B2 A2
1 2 3 4 5 6 7 8

A= ( ……………)2 ; B= ( ……………)2 ;

S= ( ………………)2
Exercice N°4 :
Soit deux nombres : A = 11001(2) et B = 11110(2)
1°) Calculer A + B
2°) Compléter les liaisons nécessaires pour réaliser l’opération précédente avec deux circuits intégrés 7483.
Colorier les LED allumées. 0V
5V  0V
+5V U1 S1
10 9
A1 S1
8 6
A2 S2
3 2
A3 S3
1 15 S2
A4 S4
11
B1
7
B2
4
B3
16 S3
B4
13 14
C0 C4
7483
S4
U1
10 9
A1 S1
8 6
A2 S2 S5
3 2
A3 S3
1 15
A4 S4
11
B1
7 S6
B2
4
B3
16
B4
13 14
C0 C4
7483

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Série d’exercices N°1 Logique combinatoire Page 2/9

Exercice N°5- Etude d’un additionneur BCD :

On donne le schéma d’un additionneur BCD incomplet.
Soit X une sortie logique qui occupera le niveau haut seulement quand la somme est supérieure à 1001
1°) donner l’équation de X. B3 B2 B1 B0
Représentation codée BCD
X = S4+………………….. C0 : report fourni par l’additionneur
C4 Additionneur du rang inférieur
S4 S3 S2 S1 S0 parallèle de 4 bits
10 0 1 0 1 0 (ex : CI 7483)
11 0 1 0 1 1 S4 S3 S2 S1 S0 A3 A2 A1 A0 Représentation codée BCD
12 0 1 1 0 0
13 0 1 1 0 1
14 0 1 1 1 0
15 0 1 1 1 1
16 1 0 0 0 0
17 1 0 0 0 1
18 1 0 0 1 0

Additionneur Additionneur
de la
2°) Compléter le schéma du montage parallèle de 4 bits correction
(ex : CI 7483)
Σ3 Σ2 Σ1 Σ0

Exercice N°6 : Somme BCD

Le circuit intégré 4560 est un additionneur BCD 1 digit.

CI : retenue à l’entrée
Colorer les diodes allumées pour le circuit suivant : Co : retenue à la sortie

A= ( ……………)BCD ; B= ( ……………)BCD ;

S= ( ……………………………………………)BCD

Exercice N°7 : Addition BCD de trois digits

On veut additionner les deux nombres décimaux A et B tel que A = 286 et B = 973
Compléter sur le schéma suivant les 0, les 1 et les liaisons manquantes.
U1
3 U2 U3
1
15 13 15 13 15 13
A1 S1 A1 S1 0 A1 S1 1
1 12 1 12 1 12
A2 S2 A2 S2 1 A2 S2 0
3 11 3 11 3 11
A3 S3 A3 S3 1 A3 S3 0
5 10 5 10 5 10
A4 S4 A4 S4 0 A4 S4 1
14 14 14
B1 B1 1 B1
2 2 2
B2 B2 1 B2
4 4 4
B3 B3 0 B3
6 6 6
B4 B4 0 B4
7 9 7 9 7 9
CI CO CI CO CI CO 0

4560 4560 4560

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Série d’exercices N°1 Logique combinatoire Page 3/9

Exercice N°8 :
On veut réaliser un comparateur de deux nombres binaires N1 (a1a0) et N2 (b1b0) les sorties sont
S1, S2 et S3. La sortie S1 prend la valeur logique 1 si A = B.
La sortie S2 prend la valeur logique 1 si A > B.
La sortie S3 prend la valeur logique 1 si A < B.

1- Compléter la table de vérité 2- Déterminer les équations logiques de S1, S2 et S3

b1 b0 a1 a0 S1 S2 S3 b1b0 00 01 11 10 S1=…………………………………
0 0 0 0 a1a0 ……………………………………
0 0 0 1 00 ……………………………………
0 0 1 0 01 ……………………………………
11 …………………………………
10 ……………………………………

b1b0 00 01 11 10 b1b0 00 01 11 10
a1a0 a1a0
00 00
01 01
11 11
10 10

S3=………………………..… S2= …………………………….

3°) En utilisant le circuit intégré 7485 (voir dossier technique) réaliser les fonctions S1 , S2 et S3
+5V
U1
10
a0 12
A0
A1
13
A2
a1 15
A3
9
11
B0
B1
S1 S2 S3
14
b0 1
B2
B3
2 7
b1 3
A<B
A=B
QA<B
QA=B
6
4 5
A>B QA>B
7485

0V
Fiche technique du comparateur 7485

Entrées des nombres Entrées cascadables Soties

A3,B3 A2,B2 A1,B1 A0,B0 A>B A<B A=B A>B A<B A=B
A3>B3 x x x x x x 1 0 0
A3<B3 x x x x x x 0 1 0
A3=B3 A2>B2 x x x x x 1 0 0
16 15 14 13 12 11 10 9
A3=B3 A2<B2 x x x x x 0 1 0
VDD A3 B2 A2 A1 B1 A0 B0
A3=B3 A2=B2 A1>B1 x x x x 1 0 0
A3=B3 A2=B2 A1<B1 x x x x 0 1 0
A3=B3 A2=B2 A1=B1 A0>B0 x x x 1 0 0 7485
A3=B3 A2=B2 A1=B1 A0<B0 x x x 0 1 0
A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0 B3 A<B A=B A>B A>B A=B A<B GND

A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0 1 2 3 4 5 6 7 8

A3=B3 A2=B2 A1=B1 A0=B0 0 0 1 0 0 1
A3=B3 A2=B2 A1=B1 A0=B0 x x 1 0 0 1 Entrées de mise Sorties
en cascade
A3=B3 A2=B2 A1=B1 A0=B0 1 1 0 0 0 0
A3=B3 A2=B2 A1=B1 A0=B0 0 0 0 1 1 0

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Série d’exercices N°1 Logique combinatoire Page 4/9

Exercice N°9 :
Afin de comparer deux mots binaires de 4bits, on utilise le circuit 7485 ; à partir du document technique (Voir
dossier technique) compléter le tableau suivant :
Entrées sorties
A B cascadables
A<B A=B A>B A<B A=B A>B
1100 0111 0 1 0
1100 1111 0 0 0
1100 1100 0 1 0
1100 1100 0 0 0
1100 0100 1 0 0
1101 1101 1 0 0
Exercice N°10 :
1°) Soit le logigramme d'une fonction logique F qui dépend de deux nombres A et B tel que :

A = A3A2A1A0 et B = B3B2B1B0
A0
U1:A
0
B0
1

2
3 a) Etablir l'équation de F.
U2:A
0 4077 1
3
A1 2
U1:B
0
B1
5

6
4
4081

U2:C
b) Quand F est égale à 1?
F
0 4077
8
10
R1
9
A2 220
LED-YELLOW
U1:C
0 8
4081

10
B2 9
U2:B
0 4077 5
4
A3 6
U1:D
0 12 4081
11
B3 13

0 4077

2°) En se référant au fiches techniques « voir page suivante » réaliser la fonction F en utilisant le circuit
intégré qui convient (indiquer la référence du circuit).
A0
0
B0
0
A1
0
B1
0
A2
0 16 15 14 13 12 11 10 9 F
B2
0
…......
A3
0
B3
1 2 3 4 5 6 7 8
0

+5V

0V

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Série d’exercices N°1 Logique combinatoire Page 5/9

Additionneur parallèle de 4 bits

16 15 14 13 12 11 10 9 Comparateur de 2 mots binaires
VDD A3 B2 A2 A1 B1 A0 B0 de 4 bits. 16 15 14 13 12 11 10 9
Lorsque le 7485 est employé seul, B4 S4 C4 C0 GND B1 A1 S1
7485 les entrées de mise en cascade
sont connectées comme suit : 7483
B3 A<B A=B A>B A>B A=B A<B GND
(A<B) = niveau bas,
1 2 3 4 5 6 7 8 VDD
(A=B) = niveau haut, A4 S3 A3 B3 S2 B2 A2

Entrées de mise Sorties

(A>B) = niveau bas 1 2 3 4 5 6 7 8
en cascade

Exercice N°11 :
Comparateur 1bit :
C'est un circuit combinatoire qui permet de comparer entre deux nombres binaires A et B.
Il possède 2 entrées: A et B.
fi
Il possède 3 sorties:
A
- fe : égalité ( A=B) Comparateur fe
- fi : inférieur ( A<B) B 1bit fs
- fs : supérieur ( A>B)
Comparateur 2 bits avec des comparateur 1bit :
Réaliser un comparateur 2 bits en utilisant 2 comparateurs 1 bits, 3 portes ET à 2 entrées et 2 portes OU à 2
entrées.
fi2
A2 fs
Comparateur fe2
B2 1bit fs2
fe

fi1
A1
Comparateur fe1 fi
B1 1bit fs1

Exercice N°12 :
On désire concevoir une variable de sortie X qui satisfait les conditions suivantes :
X = 1 si 7 < A ≤ 14 , si non X = 0 A étant un nombre binaire [A=a3a2a1a0]
 Fournir une solution en utilisant les circuits 7485 [comparateur 4 bits], 7432 et 7408
a3 a2 a1 a0
0V +5V 0V +5V
14
11

15
13
12
10

14
11

15
13
12
10
4
3
2
1

4
3
2
1

9
7485

U1

7485

U1
A>B
A=B
A<B
B3
B2
B1
B0
A3
A2
A1
A0

A>B
A=B
A<B
B3
B2
B1
B0
A3
A2
A1
A0
QA>B
QA=B
QA<B

QA>B
QA=B
QA<B
5
6
7

5
6
7

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Série d’exercices N°1 Logique combinatoire Page 6/9

Exercice N°13 : S0 Z0
1°) Compléter les tables de vérités relatives au circuit suivant : 0 I0
1 ..
I3 I1 MUX Z1
I2 I0 S S1 S0 Z0 Z1 Z
I1 MUX Z 0 0 I0 I2
I0 S 0 1
I1 I1 MUX Z0 1 0
I0 I0 S 1 1

S0 S1
2°) Déduire la fonction réalisée par ce circuit :………………………………………..
Exercice N°14 :
On donne le circuit ci-contre, utilisant le C.I 74153 (Voir dossier technique).
Tracer les chronogrammes de A, B et S. 74153
A
Compteur 0
CLK CLK 0
B 1 G 3
modulo 4
t
1G MUX
EN
A 1C0
0
1C1
t 1 1Y
1C2 2
S
B 1C3 3
2G
t 2C0
+Vcc 2Y
S 2C1
2C2
t 2C3

Exercice N°15 :
On désire réaliser une fonction logique S à trois variables en utilisant
un multiplexeur 8 vers 1 « 74151 » (Voir dossier technique)
Compléter la table de vérité et déduire l’équation logique
c b a S
simplifiée de la sortie S : 0 0 0
0 0 1
S= ……………………………….
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Exercice N°16 :
Proposer un schéma réalisant la fonction NAND à deux entrées
à l’aide d’un multiplexeur 4 vers 1 de référence 74153
(Voir dossier technique)
b a S

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Série d’exercices N°1 Logique combinatoire Page 7/9

Exercice N°17 : G2A

t
On donne le circuit 74138 A
t
(Voir dossier technique).
B
Tracer les chronogrammes t
des sorties Yi. C
t
74138 Y0
t
DMUX
A (1)
0 0
(15) Y0 Y1
B (2) G 0 1
(14) Y1 t
7
(3) (13) Y2
C 2 2 Y2
+Vcc 3
(12) Y3 t
(11) Y4 Y3
 4
G1 (6) (10) Y5 t
5
(4)
G2A 6 (9) Y6 Y4
(5) (7)
G2B 7 Y7 t
Y5
t
Y6
t
Y7
t
Exercice N°18 :
On donne le circuit suivant :
1°) compléter la table de fonctionnement correspondant.

Entrées
Sortie active
A3 A2 A1 A0
0 0 0 0 Y0
2°) Déduire la fonction réalisée par ce circuit : 0 0 0 1
0 0 1 0
0 0 1 1
……………………………………….. 0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Prof : Borchani hichem et Hammami mourad www.seriestech.com
 Laboratoire génie électrique 4Stech Série d’exercices N°1 Logique combinatoire Page 8/9

Exercice N°19 :
En se référant à la fiche technique du circuit intégré 74LS181 « voir ci-dessous »
1 - Compléter le tableau suivant :

Entrée de
A B Opération F
sélection M Cn
A3A2A1A0 B3B2B1B0 réalisée F3F2F1F0
S3S2 S1 S0
1 0 0 0 0 1 1 1 0 1 1 1 0 0 F = A + A et B 1 0 0 1
0 0 0 1 1 X 1 1 0 1 1 0 0 1
0 1 0 1 1 X 1 0 0 1 0 1 1 0
0 1 1 0 1 X 1 0 0 1 0 1 0 1
1 1 0 1 0 1 0 1 0 1 1 0 0 1
0 1 1 1 0 1 1 1 0 1 1 0 1 1
0 1 0 0 1 X 0 1 0 1 1 0 0 1
1 0 1 1 1 X 1 1 0 0 1 0 0 1
1 1 1 1 0 0 1 1 0 0 1 0 0 1 F=A 1 1 0 0

2 – Si (S3 S2 S1 S0) = (1 0 0 1) ; et M=1 écrire l’équation de F0 en fonction de A0 et B0 avec des

opérateurs NAND à deux entrées.

Fiche technique du circuit 74LS181

Données activées au niveau haut

Sélection
M=1 M = 0 (Opération arithmétique)
S3 S2 S1 S0 Opération logique Cn = 1 Cn = 0
0 0 0 0 F = non A F=A F=A+1 U1
2 9
A0 F0
0 0 0 1 F = non (A ou B) F = A ou B F = (A ou B) + 1 23
A1 F1
10
21 11
A2 F2
0 0 1 0 F = (non A) et B F = A ou (non B) F = (A ou (non B)) + 1 19
A3 F3
13

0 0 1 1 F=0 F=-1 F=0 1

B0 A=B
14
22 16
B1 CN+4
0 1 0 0 F = non (A et B) F = A + (A et (non B)) F = A + (A et (non B)) + 1 20 17
B2 G
18 15
B3 P
0 1 0 1 F = non B F = (A ou B) + (A et (non B)) F = (A ou B) + (A et(non B)) + 1 7
CN
0 1 1 0 F = A xor B F=A-B-1 F=A-B 6
S0
5
0 1 1 1 F = A et (non B) F = (A et (non B)) - 1 F = A et (non B) 4
S1
S2
3
1 0 0 0 F = (non A) ou B F = A + (A et B) F = (A + (A et B)) + 1 8
S3
M
1 0 0 1 F = non (A xor B) F=A+B F=A+B+1 74LS181
1 0 1 0 F=B F = (A ou (non B)) + (A et B) F = A ou (non B) + (A et B) + 1
1 0 1 1 F = A et B F = (A et B) - 1 F = A et B
1 1 0 0 F=1 F=A+A F=A+A+1
1 1 0 1 F = A ou (non B) F = (A ou B) + A F = (A ou B) + A + 1
1 1 1 0 F = A ou B F = (A ou (non B)) + A F = (A ou (non B)) + A+1
1 1 1 1 F=A F=A-1 F=A

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Série d’exercices N°1 Logique combinatoire Page 9/9

Dossier technique
MULTIPLEXEUR INTÉGRÉ À 4 VOIES : LE 74153
74153
A B A
0 0
B 1 G 3

1G MUX
EN
1C0
0
1C1
1 1Y
1C2
2
1C3 3
2G
2C0
2C1 2Y
2C2
2C3

MULTIPLEXEUR INTÉGRÉ À 8 VOIES : LE 74151

74151 Entrées Sorties
MUX SELECT. STROBE
G (7) Y W
EN C B A G
A (11)
0 X X X H L H
B (10) G 0
7 L L L L D0
C (9) 2 D0
D0 (4) (5) Y
L L H L D1 D1
D1 (3)
(6) W
L H L L D2 D2
D2 (2)
L H H L D3 D3
D3 (1)
D4 (15) H L L L D4 D4
D5 (14) H L H L D5 D5
D6 (13)
H H L L D6 D6
D7 (12)
H H H L D7 D7
DEMULTIPLEXEUR INTÉGRÉ 1 vers 4 : LE 74139
74139 Tableau de fonctionnement
DMUX (4) 1Y0 Entrées
1A (2) 0 SORTIES
0
G 0 (5) 1Y1 Valid. SELECT.
1B (3) 3 1
1
2 (6) 1Y2 G B A Y0 Y1 Y2 Y3
(1)
1G (7) 1Y3 H X X H H H H
3

(12) 2Y0
L L L L H H H
2A (14) L L H H L H H
(11) 2Y1
2B (13) (10) 2Y2 L H L H H L H
(15)
2G (8) 2Y3 L H H H H H L

DEMULTIPLEXEUR INTÉGRÉ 1 vers 8 : LE 74138

Tableau de fonctionnement
Entrées
Sorties
74138 Valid. SELECT.
G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
DMUX
A (1)
0 0
(15) Y0 X H X X X X H H H H H H H H
B (2) G 0 1
(14) Y1 X X H X X X H H H H H H H H
7
C
(3) 2 2 (13) Y2 L X X X X X H H H H H H H H
3
(12) Y3 H L L L L L L H H H H H H H
(11) Y4 H L L L L H H L H H H H H H
 4
G1 (6) (10) Y5 H L L L H L H H L H H H H H
5
(4) H L L L H H H H H L H H H H
G2A 6 (9) Y6
G2B
(5) (7) Y7
H L L H L L H H H H L H H H
7
H L L H L H H H H H H L H H
H L L H H L H H H H H H L H
H L L H H H H H H H H H H L
Prof : Borchani hichem et Hammami mourad www.seriestech.com