Laboratoire génie électrique 4Stech Correction de la série N°1 Logique combinatoire Page 1/8

Exercice N°1 :
R2
10k

1°) S = a  b ; R = a.b aA1 U1:A SA

1 R3
3
2
b
B1 74HC386
220

2°) C’est un demi additionneur (Half adder) a R1

10k
U2:A RB
1 R4
Exercice N°2 : 2
3
220
7408

1°/

½ Add
a
b

½ Add

rin S

Rout

2-1°/ Schéma d’un additionneur complet ( Full adder)

Report 1 1
1 1 1 0
+ 1 0 1 1
Résultat 1 1 0 0 1
2-2°/
1 1 0 1 1 1 1 0

1 1 1 0
+ + + +

Exercice N°3 : 1 0 0 1

A= (1001)2 ; B= ( 0101)2 ;

S= (1110)2

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Correction de la série N°1 Logique combinatoire Page 2/8

Exercice N°4 :
A = 11001(2) et B = 11110(2)
1°)
1 1 1 1 0
+
1 1 0 0 1
=1 1 0 1 1 1

2°)
0V
5V  0V +
+5V U1 S1
5 10
A1 S1
9
8 6
V 3
A2 S2
2
A3 S3
1 15 S2
A4 S4
11
B1
7
B2
4
B3
16 S3
B4
13 14
C0 C4
7483
S4
U1
10 9
A1 S1
8 6
A2 S2 S5
3 2
A3 S3
1 15
A4 S4
11
B1
7 S6
B2
4
B3
16
B4
13 14
C0 C4
7483

Exercice N°5- Etude d’un additionneur BCD :

Soit X une sortie logique qui occupera le niveau haut seulement quand la somme est supérieure à 1001
1°) Equation de X. B3 B2 B1 B0
Représentation codée BCD
X = S4 + S3.(S2+S1) C0 : report fourni par l’additionneur
C4 Additionneur du rang inférieur
S4 S3 S2 S1 S0 parallèle de 4 bits
10 0 1 0 1 0 (ex : CI 7483)
11 0 1 0 1 1 S4 S3 S2 S1 S0 A3 A2 A1 A0 Représentation codée BCD
12 0 1 1 0 0
13 0 1 1 0 1
14 0 1 1 1 0
15 0 1 1 1 1
16 1 0 0 0 0
17 1 0 0 0 1
18 1 0 0 1 0

2°) Schéma du montage

Additionneur Additionneur
de la
Report appliqué parallèle de 4 bits correction
à l’additionneur (ex : CI 7483)
BCD suivant X Σ3 Σ2 Σ1 Σ0

Somme BCD

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Correction de la série N°1 Logique combinatoire Page 3/8

Exercice N°6 :

A= (1001)BCD ; B= ( 0101)BCD ;

S= ( 0001 0100)BCD

Exercice N°7 : Addition BCD de trois digits

A = 286 et B = 973
U1
3 U2 U3
1
15 13 15 13 15 13
0 A1 S1 0 0 A1 S1 1 0 A1 S1 1
1 12 1 12 1 12
1 A2 S2 1 0 A2 S2 0 1 A2 S2 0
3 11 3 11 3 11
0 A3 S3 0 0 A3 S3 1 1 A3 S3 0
5 10 5 10 5 10
0 A4 S4 0 1 A4 S4 0 0 A4 S4 1
14
1 14 14
B1 1 B1 1 B1
2 2 2
0 B2 1 B2 1 B2
0
4 4 4
B3 1 B3 0 B3
1
6 6 6
B4 0 B4 0 B4
71 19 70 19 7 9
CI CO CI CO CI CO 0

4560 4560 4560

Exercice N°8 :

1- Table de vérité 2- Equations logiques de S1, S2 et S3

b1 b0 a1 a0 S1 S2 S3
b1b0 00 01
0 0 0 0 1 0 0 a 1a 0 11 10
0 0 0 1 0 1 0 00 1 0 0 0
0 0 1 0 0 1 0 01 0 1 0 0
0 0 1 1 0 1 0 11 0 0 1 0
0 1 0 0 0 0 1 10 0 0 0 1
0 1 0 1 1 0 0
0 1 1 0 0 1 0 S1 = a1.a0 .b1 .b0 + a1.a0 .b1.b0 + a1.a0 .b1.b0 + a1.a0 .b1.b0
0 1 1 1 0 1 0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 1 0 0 b1b0 b1b 0
00 01 11 10 00 01 11 10
1 0 1 1 0 1 0 a 1a 0 a 1a 0
1 1 0 0 0 0 1 00 0 0 0 0 00 0 1 1 1
1 1 0 1 0 0 1 01 1 0 0 0 01 0 0 1 1
1 1 1 0 0 0 1 11 1 1 0 1 11 0 0 0 0
1 1 1 1 1 0 0 10 1 1 0 0 10 0 0 1 0

S2= a1.b1 + a0 .b1.b0 + a1.a0 .b0 S3= a1.b1 + a1.a0 .b0 + a0 .b1.b0

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Correction de la série N°1 Logique combinatoire Page 4/8

3°) +5V
U1
10
a0 12
A0
A1
13
a1 15
A2
A3
9
b0 11
B0
S1 S2 S3
B1
b1 14
B2
1
B3
2 7
A<B QA<B
3 6
A=B QA=B
4 5
A>B QA>B
7485

0V

Exercice N°9 :

Entrées sorties
A B cascadables
A<B A=B A>B A<B A=B A>B
1100 0111 0 1 0 0 0 1
1100 1111 0 0 0 1 0 0
1100 1100 0 1 0 0 1 0
1100 1100 0 0 0 1 0 1
1100 0100 1 0 0 0 0 1
1101 1101 1 0 0 1 0 0

Exercice N°10 :
1°)
a) F= (A0 B0). (A1 B1). (A2 B2). (A3 B3)

b) F= 1 lorsque A=B

2°) La référence du circuit est le 7485

A0
0
B0
0
A1
0
B1
0
A2 16 15 14 13 12 11 10 9 F
0
B2
7485
0
A3
0 1 2 3 4 5 6 7 8
B3
0

+5V

0V

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Correction de la série N°1 Logique combinatoire Page 5/8

Exercice N°11 :

fs = fs2+fe2.fs1 ; fi = fi2+fe2.fi1 ; fe = fe2.fe1

fi2
A2 fs
Comparateur fe2
B2 1bit fs 2
fe

fi1
A1
Comparateur fe1 fi
B1 1bit fs 1

Exercice N°12 :
a3 a2 a1 a0
0V +5V 0V +5V
14
11

15
13
12
10

14
11

15
13
12
10
4
3
2
1

4
3
2
1

9
7485

U1

7485

U1
A>B
A=B
A<B
B3
B2
B1
B0
A3
A2
A1
A0

A>B
A=B
A<B
B3
B2
B1
B0
A3
A2
A1
A0
QA>B
QA=B
QA<B

QA>B
QA=B
QA<B
5
6
7

5
6
7

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Correction de la série N°1 Logique combinatoire Page 6/8

Exercice N°13 : S0 Z0
1°) Tables de vérités relatives au circuit suivant : 0 I0
1 I1
I3 I1 MUX Z1
I2 I0 S S1 S0 Z0 Z1 Z
I1 MUX Z 0 0 I0 I2 I0
I0 S 0 1 I1 I3 I1
I1 I1 MUX Z0 1 0 I0 I2 I2
I0 I0 S 1 1 I1 I3 I3

S0 S1
2°) la fonction réalisée par ce circuit : un multiplexeur 4 vers1.
Exercice N°14 :
74153
Chronogrammes de A, B et S.
A
0
CLK CLK Compteur 0
B 1 G 3
modulo 4
t
1G EN MUX
A 1C0
0
1C1
t 1C2
1
2
1Y
S
B 1C3 3
2G
t 2C0
+Vcc 2Y
2C1
S 2C2

t 2C3

Exercice N°15 :
On désire réaliser une fonction logique S à trois variables en utilisant
un multiplexeur 8 vers 1 « 74151 »
Table de vérité et équation logique de la sortie S :
c b a S
0 0 0 0
ba 0 0 1 1
c 00 01 11 10 0 1 0 1
0 0 1 1 1 0 1 1 1
1 1 1 0 1 1 0 0 1
1 0 1 1
S  c.a  c. b  b.a 1 1 0 1
1 1 1 0

Exercice N°16 :
Fonction NAND à deux entrées à l’aide d’un multiplexeur 4 vers 1
de référence 74153

b a S
0 0 1
0 1 1
1 0 1
1 1 0

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Correction de la série N°1 Logique combinatoire Page 7/8

Exercice N°17 : G2A

t
A
t
B
t
C
t
74138 Y0
t
DMUX
A (1)
0 0
(15) Y0 Y1
B (2) G 0 1
(14) Y1 t
7
C
(3) 2 2
(13) Y2 Y2
+Vcc 3
(12) Y3 t
 4
(11) Y4 Y3
G1 (6)
5
(10) Y5 t
(4)
G2A
(5)
6 (9) Y6 Y4
G2B 7
(7) Y7 t
Y5
t
Y6
t
Y7
t
Exercice N°18 :
1°)

Entrées
Sortie active
A3 A2 A1 A0
0 0 0 0 Y0
2°) Fonction réalisée : Démultiplexeur 1 vers 16. 0 0 0 1 Y1
0 0 1 0 Y2
0 0 1 1 Y3
0 1 0 0 Y4
0 1 0 1 Y5
0 1 1 0 Y6
0 1 1 1 Y7
1 0 0 0 Y8
1 0 0 1 Y9
1 0 1 0 Y10
1 0 1 1 Y11
1 1 0 0 Y12
1 1 0 1 Y13
1 1 1 0 Y14
1 1 1 1 Y15

Prof : Borchani hichem et Hammami mourad www.seriestech.com

 Laboratoire génie électrique 4Stech Correction de la série N°1 Logique combinatoire Page 8/8

Exercice N°19 :
1-
Entrée de
A B F
sélection M Cn Opération réalisée
A3A2A1A0 B3B2B1B0 F3F2F1F0
S3S2 S1 S0
1 0 0 0 0 1 1 1 0 1 1 1 0 0 F = A + A et B 1 0 0 1
0 0 0 1 1 X 1 1 0 1 1 0 0 1 F = non (A ou B) 0 0 1 0
0 1 0 1 1 X 1 0 0 1 0 1 1 0 F = non B 1 0 0 1
0 1 1 0 1 X 1 0 0 1 0 1 0 1 F = A xor B 1 1 0 0
1 1 0 1 0 1 0 1 0 1 1 0 0 1 F = (A ou B) + A 0 0 1 0
0 1 1 1 0 1 1 1 0 1 1 0 1 1 F = (A et (non B)) - 1 0 0 1 1
0 1 0 0 1 X 0 1 0 1 1 0 0 1 F = non (A et B) 1 1 1 0
1 0 1 1 1 X 1 1 0 0 1 0 0 1 F = A et B 1 0 0 0
1 1 1 1 0 0 1 1 0 0 1 0 0 1 F=A 1 1 0 0
2 – Si (S3 S2 S1 S0) = (1 0 0 1) ; et M=1 écrire l’équation de F0 en fonction de A0 et B0 avec des
opérateurs NAND à deux entrées.
F0  A0  B0 = A0  B0  A0  B0

F0 = (A0 / B0) / (A0 / A0) / (B0 / B0)

Prof : Borchani hichem et Hammami mourad www.seriestech.com