2019 - 2020 ‫السنة الجامعية‬ ‫المركز الجامعي مرسلي عبد هللا ـ تيبازة‬

Master Instrumentation ‫معهد العلوم‬

Microprocesseurs & DSP 2 ‫السداسي‬
TD : Memory mapping

Exercice 1
Un microprocesseur a 8 bits possède un bus d’adresse de 16 bits. La liaison bus d’adresse –
mémoire est illustrée en figure 1.
1- Donner la capacité mémoire de cette mémoire.
2- Donner la plage d’adressage de cette mémoire en sachant que les lignes A12 -A15, utilisées
pour la sélection de la mémoire, sont directement connectées vers les entrées de la porte
non-ET.

CS A11 - A0
bus d’adresse
Figure 1

Remarque : Toute les réponses doivent être clairement justifiées.

Exercice 2
Compléter le schéma de câblage, bus d’adresse et broche de sélection, d’une mémoire de
capacité K sélectionnée pour communiquer dans la plage d’adresse 0C00 – 0FFF.

CS A…. - A….
bus d’adresse
Remarque : Le bus d’adresse du microprocesseur est a 16 bits.

Exercice 3
En vous basant sur le circuit de décodage illustré ci dessous, permettant d’établir le signal de
sélection des boitiers mémoires ROM,RAM et du boitier interface d’entrée-sortie IO, donner
les plages mémoire pour chacun de ces boitiers pour les cas ou A15 = 0 et A15 = 1.

3x8 O0 ROM RAM IO

Décodeur O1 8Kx8 8Kx8
O2
O3
IO / M I2 O4 CS CS CS
O5
A14 I1
O6
O7
A13 I0

I2 I1 I0 O0 O1 O2 O3 O4 O5 O6 O7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
Table de vérité du décodeur 0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1