03/05/2022

Ecole Supérieure de Technologie - Kenitra

LISTES DES FIGURES

PR. CHARAFEDDINE KENZA

ARCHITECTURE EN COUCHES

1
 03/05/2022

• Cette figure représente organisation matérielle typique d’un ordinateur monoprocesseur

(ie avec un seul CPU).

2
 03/05/2022

STRUCTURE INTERNE D’UN PROCESSEUR

• Sur une puce silicium (millions de transistors), même structure: une
unité de calcul (UAL), une zone de stockage des données (registres)
et un élément dirigeant le tout (séquenceur).

L’UNITÉ ARITHMÉTIQUE ET LOGIQUE (UAL)-

CONSTRUCTION

3
 03/05/2022

L’UNITÉ ARITHMÉTIQUE ET LOGIQUE (UAL)- EXEMPLE

RAPPEL DECODEUR (1)

4
 03/05/2022

RAPPEL DECODEUR (2)

RAPPEL DECODEUR (3)

10

5
 03/05/2022

11

TYPES DE REGISTRES (2)

• Registre d’instruction
Lorsqu’une instruction est récupérée en mémoire pour être exécutée
dans le processeur, elle est mémorisée dans un registre spécial
• Compteur ordinal (PC - Program Counter, IP - Instruction
pointer)

12

6
 03/05/2022

CHEMIN DE DONNÉES
• Chemin de données d'une machine de type « Von Neumann »

13

NOTION DE SYNCHRONISATION

Concept Attribut
Vitesse du trafic Véhicule
urbain

• Dans un trafic dense, nous sommes obligés d'adapter notre

vitesse à celle de la voiture devant nous.
• Nous devons également essayer d'éviter les freinages
brusques pour ne pas effrayer le conducteur derrière nous.

14

7
 03/05/2022

CYCLES ET SOUS-CYCLES (1)

15

CYCLES ET SOUS-CYCLES (2)

16

8
 03/05/2022

CYCLES ET SOUS-CYCLES (3)

17

LES BROCHES D’UNE MÉMOIRE

18

9
 03/05/2022

PRINCIPE D'UN CIRCUIT MÉMOIRE

• Circuit possédant 3 fils de
commande:
• CS (« chip select ») : actif
pour sélectionner ce circuit
mémoire
• RD (« read ») : positionné à
1 si l'on souhaite réaliser une
lecture, et à 0 si l'on souhaite
une écriture
• OE (« output enable ») :
positionné à 1 pour activer
les lignes de sortie
Mémoire à 4 mots de 3 bits 19

20

10
 03/05/2022

OPERATIONS LECTURE/ECRITURE

21

OPERATIONS LECTURE/ECRITURE

22

11
 03/05/2022

MÉMOIRE RAM (2)

• Variétés principales de RAM R/W volatiles
• RAM statique (SRAM)
• Circuits actifs à base de portes logiques rebouclées
• Conservent leurs valeurs sans intervention particulière

Point mémoire à 6 transistors - WordLine=ligne de mot, BitLine=ligne de donnée

23

Mémoire 4 x 4 bits en matrice de cellules à 6 transistors

24

12
 03/05/2022

MÉMOIRE RAM (3)

Cellule mémoire DRAM 25

26

13
 03/05/2022

HIÉRARCHIE MÉMOIRE – POURQUOI?

27

HIÉRARCHIE MÉMOIRE (1)

• La mémoire rapide est très chère, consomme beaucoup et est donc
de taille limitée
• Pour disposer de plus de mémoire, il faut mettre en œuvre une
hiérarchie mémoire

28

14
 03/05/2022

HIÉRARCHIE MÉMOIRE (4)

• Le temps d'accès et le prix par bit varient considérablement entre ces

technologies, comme le montre le tableau ci-dessous, en utilisant des
valeurs typiques pour 2012:

29

• Chaque espace mémoire possède une capacité mesurée en octets.

On a classiquement les valeurs suivantes :

30

15