Chapitre 4 : Circuits de de décodage et de

multiplexage

Mis à part les circuits arithmétiques, d'autres circuits combinatoires jouent un rôle très
important dans diverses applications, en particulier les décodeurs et les multiplexeurs.

I. Décodeur
Un décodeur est un circuit logique combinatoire qui fait correspondre à un code en entrée une
seule sortie active parmi plusieurs.
n
La figure n°1 nous montre le schéma symbolique d'un décodeur binaire ayant n entrées et 2
sorties. Quant le code d’entrée prend la valeur i, la sortie Si est active.

S0
A0
A1 S1
Décodeur
An-1 S2n-1

Figure n°1 : décodeur binaire à n entrées

I.1. Décodeur à 3 entrées et huit sorties (un parmi huit)

On cherche à réaliser un décodeur un parmi huit qui a un code d’entrée sur 3 bits et
huit sorties.

Son fonctionnement obéit à la table de vérité suivante :

c b a S0 S1 S2 S3 S4 S5 S6 S7

0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0

KARIM Mohammed www.fsdmfes.ac.ma Page 1

 1 1 1 0 0 0 0 0 0 0 1

On en déduit les équations suivantes :

S 0  a .b . c S 4  a .b . c
S1  a . b . c S5  a . b . c
S 2  a .b. c S 6  a .b. c
S 3  a .b. c S 7  a .b. c

On obtient ainsi le circuit suivant :

Figure n°2 : Décodeur un parmi huit

I.2. Application : décodage mémoire

Une mémoire peut être considérée comme un assemblage de registres (zones de
rangement), chaque registre contient un mot mémoire (donnée, instruction) et
possède un numéro d’ordre, qui est son adresse. Supposons qu’on veut lire ou écrire
un mot en mémoire; on envoie l’adresse i du registre à sélectionner et le décodeur
active la sortie nécessaire à la sélection du registre correspondant (figure n°3).
KARIM Mohammed www.fsdmfes.ac.ma Page 2
 Mémoire

01010101
00110011
00011100
1 A0
Décodeur 11001100
0 A1 1 parmi 8 10101010
A2
1 11100011
11110000
00001111

11100011

Figure n°3 : décodage mémoire

I.3. Le décodeur intégré 74138

Parmi les décodeurs intégrés existants, citons le 74138 dont le symbole

logique, la table de fonctionnement et le circuit interne sont donnés respectivement
sur les figures n°4 a), b) et c) tels qu’ils apparaissent dans la fiche technique du
fabriquant. Le 74138 est un décodeur à 3 entrées et 8 sorties. Il sélectionne une
sortie parmi huit suivant les niveaux logiques présents sur les trois entrées de

sélection A0, A1 et A2 (où A0 est le LSB). Les sorties O7  O0 sont actives à l'état
logique bas.
En plus, le 74138 est doté de trois entrées de validation E 1 , E 2 et E 3 qui permettent
de réduire la logique externe nécessaire à la mise en cascade de plusieurs circuits
74138 pour concevoir un décodeur ayant un nombre de sorties plus important. La
puce 74138 n'est validée que si E1  0, E 2 = 0 et E 3  1, autrement toutes les sorties

O7  O0 sont à l'état haut.

II. Codeur

Un codeur est un circuit logique combinatoire ayant un certain nombre d'entrées dont
une seule est active à la fois. Chaque entrée active lui correspond un code en sortie.
Autrement dit, il réalise l’opération inverse de celle du décodeur.

KARIM Mohammed www.fsdmfes.ac.ma Page 3

La figure n°5 illustre le schéma symbolique d’un codeur binaire ayant 2n entrées et un
code en sortie de n bits.

S0
E0
E1 S1
Codeur
E2n-1 Sn-1

Figure n°5 : codeur binaire à 2n entrées et n sorties

Exemple : codeur décimal - DCB

On cherche à réaliser un circuit qui fait correspondre à chaque chiffre décimal son
équivalent binaire codé sur 4 bits. C’est un circuit à 10 entrées représentant les
chiffres décimaux de 0 à 9 et 4 sorties représentant les 4 bits DCB.
Il fonctionne selon la table de vérité suivante :

E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 A3 A2 A1 A0

1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 0 0 0 1 0 0
0 0 0 0 0 1 0 0 0 0 0 1 0 1
0 0 0 0 0 0 1 0 0 0 0 1 1 0
0 0 0 0 0 0 0 1 0 0 0 1 1 1
0 0 0 0 0 0 0 0 1 0 1 0 0 0
0 0 0 0 0 0 0 0 0 1 1 0 0 1

On en déduit les équations suivantes :

A 3  E8  E 9
A 2  E 4  E5  E6  E7
A1  E 2  E 3  E 6  E 7
A 0  E1  E 3  E 5  E 7  E 9

Ce qui donne le schéma suivant :

KARIM Mohammed www.fsdmfes.ac.ma Page 4
Exemple d’application d’un codeur déimal-DCB : L’opérateur choisit le
nombre d’exemplaires désiré en appuyant sur sur une touche d’un clavier
décimal d’une photocopieuse. Le codeur décimal-DCB ci-dessus génère en
sortie le code DCB.

KARIM Mohammed www.fsdmfes.ac.ma Page 5

III. Multiplexeur

Un multiplexeur est un circuit combinatoire ayant plusieurs entrées et une seule

sortie. L'aiguillage des entrées vers la sortie est commandé par les entrées de
sélection (adresse). La figure n°7 illustre le schéma symbolique d’un multiplexeur
ayant 2n entrées, n entrées de sélection et une seule sortie. Si l’adresse est 0, alors
E0 apparaît à la sortie, si l’adresse est 1, alors E1 apparaît en sortie, etc ……

E0
E1
E2
Multiplexeur Z

E2n-1

S0 S1 Sn-1
entrées de sélection n
Figure n°7 : Schéma général d'un multiplexeur ayant 2 entrées et une seule sortie
n
(multiplexeur 2 vers 1)

Exemple : multiplexeur 2 vers 1.

Un multiplexeur 2 vers 1 est un multiplexeur à deux entrées E0, E1. Soient S0 l'entrée
de sélection et Z la sortie. Le multiplexeur fonctionne selon le principe suivant :
- Si S0 est égale à ‘0’, la sortie Z prend l’entrée E0.
- Si S0 est égale à ‘1’, la sortie Z prend l’entrée E1.

La figure n°8 illustre le symbole de ce multiplexeur.

E0

Multiplexeur Z
2 vers 1
E1
KARIM Mohammed www.fsdmfes.ac.ma Page 6

S0
L’aiguillage des entrées E0, E1 vers la sortie Z est commandé par l’entrée de sélection
S0 selon la table de vérité suivante :

S0 Z
0 E0
1 E1

On en déduit l’expression suivante :

Z  Z (0) S 0  Z (1) S0  E 0 S0  E1 S0

On obtient ainsi le circuit suivant pour un multiplexeur 2 vers 1 :

KARIM Mohammed www.fsdmfes.ac.ma Page 7

III.1. Application 1 : Génération de fonctions

Mise à part la fonction d’aiguillage, les multiplexeurs permettent de générer n’importe

quelle fonction logique.

A titre d’exemple, prenons le cas d’un multiplexeur 4 vers 1.

Un multiplexeur 4 vers 1 dispose de quatre entrées E3-E0 et deux entrées de
sélection S1-S0.
La sortie Z a pour équation :

Z  E 0 S 1 S 0  E 1 S 1 S 0  E 2 S1 S 0  E 3 S1 S 0

Z est une forme complète d’une fonction à deux variables. Donc ce multiplexeur
permet de générer n’importe quelle fonction à deux variables.

Supposons qu’on veut générer à l’aide d’un multiplexeur 4 vers 1 la fonction :

f  AB  AB

Z f ssi S 0 = A et S1 = B et E 0 = 1 et E1 = 1 et E 2 = 0 et E 3 = 0

Il suffit donc, de connecter les variables A et B aux entrées de sélection S0 et S1 et

d’imposer ‘1’ aux entrées E0 et E1 et ‘0’ aux entrées E2 et E3 comme le montre la
figure n°.

1 E0
1 E1
0 E2
Multiplexeur Z
0 E3

S0 S1
A B
Figure n°10

KARIM Mohammed www.fsdmfes.ac.ma Page 8

 III.2. Application 2 : Conversion parallèle - série

E0
E1
E2
E3
E4 Multiplexeur Z
E5
E6
E7

S0
H S1
Compteur
S2

Figure n°11

Ce multiplexeur à 8 entrées (figure n°11) permet de transmettre en série (l’un après

l’autre) sur la sortie Z les 8 bits imposés en parallèle aux huit entrées E0 à E7 en
faisant varier l’adresse (S2S1S0)2 de 0 à 7 à l’aide d’un compteur (voir chapitre 6). A
chaque période d’horloge H, l’adresse (S2S1S0)2 s’incrémente de 1.

On peut générer à l’aide du convertisseur parallèle-série la forme du signal qu’on

désire en choisissant les valeurs imposées aux entrées.

III.3. Quelques multiplexeurs intégrés

Parmi les multiplexeurs existants en circuit intégré, citons la série 74150 à 74153. La
figure n°12 reproduit leurs schémas logiques, leurs symboles ainsi que leurs tables
de fonctionnement.
Le 74150 est un multiplexeur à 16 entrées. Il dispose d’une seule sortie
complémentée et d’une entrée de validation active à l’état bas.

KARIM Mohammed www.fsdmfes.ac.ma Page 9

Le 74151 est un multiplexeur à 8 entrées. Il dispose de deux sorties Y et W qui sont
complémentaires et d’une entrée de validation qui doit être au niveau bas pour
permettre le multiplexage.
Le 74152 est un multiplexeur à 8 entrées. Il dispose d’une seule sortie complémentée
et d’une entrée de validation active à l’état bas.
Le 74153 est un multiplexeur de deux mots à 4 bits chacun. Il dispose de deux
entrées de validation actives à l’état bas.

KARIM Mohammed www.fsdmfes.ac.ma Page 10

KARIM Mohammed www.fsdmfes.ac.ma Page 11