TP: Décodeur 4 vers 16

Le décodeur réalise la fonction inverse du codeur. C’est un circuit logique comportant

n entrées et 2n sorties. Lorsque le signal de validation est actif, seule la sortie dont le numéro
correspond à la valeur binaire affichée sur l’entrée est active. Toutes les autres sont inactives.
Nous pouvons citer le clavier d’une porte automatique ou le décodeur BCD/Afficheur 7
segments. Le décodeur est un circuit très employé dans les microprocesseurs. Son rôle est de
sélectionner entre autres, une adresse précise de mémoire parmi un lot important d’adresses
différentes.

Le décodeur 4 vers 16 peut être conçu en interconnectant convenable un ensemble de

5 décodeur 2 vers 4, comme montre la figure ci-dessous. On souhaite réaliser ce décodeur en
utilisant une description structurelle.

Le tableau ci-dessous présente la structure classique, la table de vérité et le schéma bloc de

décodeur 2 vers 4.

Décodeur 2vers 4 
Table de vérité Schéma Bloc
Equation
S0= V E 0 E 1
S0= V E0 E 1
S0= V E 0E1
S0= V E1 E2
1- Donner la description VHDL de décodeur 2 vers 4.
2- Déterminer le schéma niveau RTL de ce décodeur 2 vers 4
3- Déterminer le testbench (fichier de simulation) de décodeur 2 vers 4et vérifié le bon
fonctionnement de cet additionneur
4- Donner la description VHDL de décodeur 4 vers 16.
5- Déterminer le testbench (fichier de simulation) de ce composant et vérifier le bon
fonctionnement de décodeur 4 vers 16.