Systèmes Embarqués «Embedded

« Systems»
ème
4 Année GE – ENSA
2019/2020

Travaux Dirigés III – FPGA et VHDL

Chapitre 3 : Concepts de Base de VHDL
Chapitre 4 : VHDL Instructions Concurrentes
Concurrentes et
e Logique
Combinatoire
Avec Solution

Eercice1 :
Ci-dessous le schéma logique d’un exemple d’un système combinatoire. Ecrire le code de la
description VHDL de ce système.

Exercice 2 :
La description flot de donnée est la description des équations logiques combinatoires
(concurrentes). Cette description est plus adaptée aux
aux circuits de petite taille. La figure ci-
ci
dessous montre un exemple de ce circuit. Il est constitué de trois entrées et une sortie.
Ecrire le code de la description
description VHDL du circuit proposé via deux solutions (opérations
combinatoires et instruction conditionnelle when/else).

Exercice 3:
La figure ci-dessous
dessous illustre le schéma combinatoire d’un exemple d’un additionneur A (8 bits
d'entrées) et B (8 bits de sortie). La sortie donne A+B si SEL est activée et reçoit ‘1’ et A-B
Sinon. Ecrire le code de la description VHDL de ce système via l’utilisation de l’instruction
conditionnelle when/else.

Exercice 4:
Imaginons que l'on ait la table de vérité (4 entrées
entrées et 2 sorties), illustrée ci-dessous
ci (ce qui
n'est pas mentionné correspond à 00 en sortie pour les 13 lignes manquantes).
Une table de vérité comporte deux parties : partie gauche (4bits) appelée partie SI qui doit
donner l'ensemble des conditions possibles sur les entrées et une partie droite (2bits)
appelée partie ALORS donnant les valeurs des sorties.
Ecrire le code de la description VHDL de ce système via l’utilisation de l’instruction
conditionnelle when/else

Exercice 5
Le schéma ci-dessous illustre le dispositif d’un encodeur (4 bits d'entrées et 2 bits de sortie)
qui effectue l'opération inverse du décodeur: Une seule entrée parmi N est activée à la fois,
ce qui correspond à un nombre binaire en sortie.
1. Donner la table de vérité.
2. Ecrire la description VHDL via l’instruction conditionnelle when/else.

Exercice 6
Le décodeur binaire de 7 segments permet de commander un afficheur à 7
segments. Il dispose de 7 sorties, notées SEG (7 bits) correspondant chacune à un
des 7 segments de l’afficheur. Les entrées DEC (4 bits) représentent le nombre
binaire à afficher. Avec un afficheur à 7 segments, on ne peut afficher que les 10
premiers chiffres de 0 (0000 en binaire) à 9 (1001 en binaire).
1. Donner la table de vérité.
2. Ecrire la description VHDL via l’instruction conditionnelle when/else.

Exercice 7 :
La figure ci-dessous illustre le schéma combinatoire d’un exemple d’un additionneur A (8bits
d'entrées) et B (8 bits de sortie). La sortie donne A+B si SEL est activée et reçoit ‘1’ et A-B
Sinon. Ecrire le code de la description VHDL de ce système via l’utilisation de l’instruction
sélective with/select.

Exercice 8 :
Imaginons que l'on ait la table de vérité (4 entrées et 2 sorties), illustrée ci-dessous (ce qui
n'est pas mentionné correspond à 00 en sortie pour les 13 lignes manquantes).

Une table de vérité comporte deux parties : partie gauche (4bits) appelée partie SI qui doit
donner l'ensemble des conditions possibles sur les entrées et une partie droite (2bits)
appelée partie ALORS donnant les valeurs des sorties.
Ecrire le code de la description de ce système via le constructeur VHDL "with select when".

Exercice 9
Le code Gray (transcodeur) est un code adjacent (où un seul bit change quand on passe
d’une valeur à la valeur suivante). On l’appelle aussi le code binaire réfléchi. On l’utilise dans
les tableaux de Karnaugh mais aussi en conception numérique. Il s'agit de réaliser un
transcodeur qui en entrée reçoit une information codée avec le code GRAY sur 3 bits. En
sortie, le transcodeur fourni une information en binaire pur sur 3 bits. Le schéma bloc du
système est le suivant :
1. Donner la table de vérité correspondante du transcodeur.
2. Ecrire la description VHDL correspondante via l’instruction sélective with
ith/select.

Exercice 10
La figure ci-dessous
dessous illustre le schéma combinatoire d’un exemple d’un multiplexeur
MUX8to1 (8 voies «entrées
ntrées A à H» vers une «sortie Y»). Les entrées sont sélectionnées via
SEL (3bits). Ecrire le code de la description VHDL du MUX8to1 via l’instruction sélective
with/select.

Exercice 11 :
Le décodeur binaire de 7 segments permet de commander un afficheur à 7 segments. Il
dispose de 7 sorties, notées SEG (7 bits)) correspondant chacune à un des 7 segments de
l’afficheur. Les entrées DEC (4 bits)) représentent le nombre binaire à afficher. Avec un
afficheur à 7 segments, on ne peut afficher que les 10 premiers chiffres de 0 (0000 en
binaire) à 9 (1001 en binaire).
1. Donner la table de vérité.
2. Ecrire la description VHDL via l’utilisation
l’utilisation de l’instruction conditionnelle with/select.
 Correction TD3
Correction Exercice 1 :

Correction Exercice 2 :

Correction Exercice 3 :
Correction Exercice 4

Correction Exercice 5

Correction Exercice 6

1. Table de vérité

2. Code VHDL
Correction Exercice 7

Correction Exercice 8
 Exemple 2 : l’entrée
entrée e (3bits) et la sortie s (2bits) solution avec with…select
with

Correction Exercice 9

1.

2.

Correction Exercice 10
Correction Exercice 11

1.

2.