Archi2 Cours2 Architecture PDF

CONTENU DU COURS
 Historique
 Codage et représentation de l'information
 Architecture d'un ordinateur
 Description simplifiée du 8086
 Langage assembleur
</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 1
</ ARCHITECTURE D'UN ORDINATEUR >

ARCHITECTURE D'UN ORDINATEUR
 Architecture de base
 Mémoires - Mémoire centrale
 Processeur ou Unité Central
 Unité de contrôle (commande)
 Unité arithmétique et logique
 Liaison processeur/mémoire : les bus

 Unité d’Entrées / Sorties & périphériques

</ Architecture de base >
# Architecture de Von Neumann
 Machine universelle de traitement programmé de l’information
 Logiciels et les données partagent la même mémoire
 Architecture la plus courante PROCESSUR MEMOIRE

UNITE DE
Programme
COMMANDE
UNITE DE
Données
TRAITEMENT
UNITE D’ENTREES/SORTIES

L'architecture de Von Neumann décompose l'ordinateur en 4 parties:
 Unité de commande: PROCESSUR MEMOIRE

 chargée du séquençage des opérations UNITE DE
Programme
COMMANDE
 Unité arithmétique et logique (UAL):
 effectue les opérations de base UNITE DE
Données
TRAITEMENT
 Mémoire centrale:
 contient le programme et les données UNITE D’ENTREES/SORTIES
 Dispositifs d’entrée - sortie:

 communication avec le monde l’extérieur
Remarque: supercalculateurs, processeurs vectoriels  plusieurs unités de mémoire et de traitement

Le Bus
Ensemble de fils qui assure la transmission du même type d’information.
PROCESSUR BUS D’ADRESSE
BUS DE CONTRÔLE (COMMANDES)
Bus de donnée BUS DE DONNEES

CPU
 transporte les données
brutes MÉMOIRE CENTRALE
Bus d’adresse
 transporte les adresses mémoires
Bus de commande
 transporte les signaux de contrôle



</ Mémoires - Mémoire centrale >
# Définitions MÉMOIRE
PROCESSUR
RAM
UNITE DE
COMMANDE Programme
UNITE DE
TRAITEMENT Données
La mémoire est un organe passif, son rôle : UNITE D’ENTREES/SORTIES

- mémoriser (conserver)
 les programmes (instructions)
 les données en entrée et les résultats
intermédiaires
- restituer
 les informations (programme ou données) codées en binaire

# Structure de la mémoire
 Divisée en cellules (mots-mémoire) de taille fixe accessibles individuellement
- taille d'une cellule : 8 bits (octet),16, 32, 64 bits selon la machine
- chaque mot est désigné par une adresse propre (à chaque mot-mémoire sont
associés une adresse et un contenu)
- chaque mot est accessible en lecture ou en écriture
Exemple: Mémoire de taille N : on a N emplacements numérotés (ou adressés) de 0 à N-1

Emplacements Adresses
Mot de m bits 1 0 1 0 … 1 1 0 0
1
m = nombre de bits 2
de mot-mémoire
…
N-1
 Numéro d'un emplacement = adresse (plus souvent écrite en hexadécimal)

# Structure de la mémoire
 La taille d'un mot mémoire dépend du type de processeur :
- 2 octets dans les processeurs 16 bits
# Schéma Circuit mémoire
 Bus:
- bus d’adresse
- bus de données
 Les entrées de commandes:

- une entrée de sélection de lecture ou d’écriture (R/W)
- une entrée de sélection du circuit (CS ou chip select )

# Opérations sur la mémoire
Seul le processeur peut modifier l'état de la mémoire
 Opérations possible : écriture ou lecture à un emplacement
 Le processeur accède aux mots mémoire par le biais de 2 registres (RAM et RDM)
Mémoire Centrale  RAM (Registre d’Adresse Mémoire de n bits)
D  Stocke l’adresse du mot à lire ou à écrire

E
R C  RDM (Registre de Donnée Mémoire de m bits)
O
Bus d’adresse A D
M E  Stocke l’information lu à partir de la mémoire
U
R
 Stocke l’information à écrire dans la mémoire
 Décodeur
RDM  Sélectionne un mot mémoire

Bus de données  Commande de lecture/écriture

Mémoire Centrale
D
 Opérations de lecture en mémoire :
E
R C
O - le CPU charge dans RAM l'adresse du mot recherché
Bus d’adresse A D
M E
U - le CPU active la commande «lecture»  R/W = 1
R
- le CPU sélectionne le circuit de la mémoire (CS actif)
RDM - le CPU récupère le contenu du mot dans RDM
Bus de données

Mémoire Centrale
D
 Opérations d’écriture en mémoire :
E
R C
O - le CPU charge dans RAM l'adresse du mot où écrire
Bus d’adresse A D
M E
U - le CPU charge dans RDM le contenu du mot à écrire
R
- le CPU active la commande «écriture»  R/W = 0
RDM - le CPU sélectionne le circuit de la mémoire (CS actif)
Bus de données

# Caractéristiques d’une mémoire
Plusieurs critères caractérisent les mémoires :  1 K (Kilo)  210 = 1024
 1 M (Méga)  220 = 1048 576
Nombre maximal de mots que la mémoire  1 G (Giga)  230 = 1 073 741 824
peut stocker simultanément (exprimé en  1 T (Téra)  240 = 1 099 511 627 776
général en méga-octets)
Capacité Intervalle minimum qui doit séparer

Temps qui s’écoule entre le stockage
deux demandes successives de
de l’adresse du mot à sélectionner et
lecture ou d’écriture
l’obtention de la donnée
Temps d’accès Caractéristiques Temps de cycle
Caractérise la permanence des

Nombre maximum d’informations
Débit Volatilité information dans la mémoire
lues ou écrites par seconde

# Les différents types de mémoires
La mémoire se divise :
1- Mémoire morte - (Read Only Memory)
 mémoire à lecture seule
 programmée à la fabrication
 stocke programme et données de base
 Mémoire permanente (conserve indéfiniment son contenu)
2- Mémoire vive (Random Access Memory)

 stocke temporairement les programmes et les données
 mémoire volatile (perd son contenu en cas de coupure d’alimentation)
 mémoire en lecture / écriture

Mémoires mortes (ROM)
Les différents types de ROM:

- ROM : Read Only Memory
 information stockée au moment de la conception du circuit
- PROM : Programmable Read Only Memory

 mémoire programmable une seule fois par l’utilisateur final
- EPROM : Erasable Programmable Read Only Memory

 mémoire (re)programmable et effaçable par ultraviolet.
- EEPROM : Electrically Erasable Programmable Read Only Memory

 mémoire (re)programmable et effaçable par électriquement (ex: BIOS)

Mémoires vives ou volatiles (RAM)
Deux grands types de RAM:

- RAM statiques : SRAM
 un bit est stocké par une bascule : 1 bit = 4 transistors = 2 portes NOR.
 permettent des temps d’accès court
 utilisée pour les mémoires cache du processeur
- RAM dynamiques : DRAM
 Mémoire électronique à réalisation très simple et peu coûteuse
 1 bit = 1 transistor + 1 condensateur
 le condensateur stocke l’information
 utilisée pour la mémoire centrale de l’ordinateur

# Hiérarchie des mémoires
Il existe différents niveaux de mémoire ; chaque niveau est caractérisé par
- sa capacité
- son temps d'accès
Processeur
Mémoire secondaire
Disque dur
CACHE CACHE
RAM
L3 L2
Mémoire Cache
Mémoire Primaire
Mémoire centrale (RAM) Mémoire interne
Capacité mémoire Registres du CPU
Grande Faible
Moins cher Vitesse d’accès, Coût /octet Plus cher
Plus lent Plus rapide

Les principaux critères de choix d’une mémoire sont :
- Capacité
- Vitesse
- Consommation
- Coût
Exemple:
Synchronous DRAM (SDRAM, 1997)

DRAM FPM (Fast Page Mode, 1987)
DDR-I ou DDR-SDRAM (Double Data Rate

Synchronous DRAM, 2000)


</ Processeur ou Unité Central>

# Qu’est ce que le processeur ?
Circuit électronique complexe qui exécute PROCESSUR MÉMOIRE
RAM
chaque instruction très rapidement, en UNITE DE
quelques cycles d'horloges. COMMANDE Programme
UNITE DE
TRAITEMENT Données
 L'activité des ordinateurs est cadencée par

une horloge unique
 Plus la fréquence de l'horloge est élevée, et plus
l'ordinateur pourra effectuer d'opérations par seconde,
 On mesure la fréquence d'une horloge en Hertz (Hz)

# Qu’est ce que le processeur ? PROCESSUR MÉMOIRE
RAM
 ce qui importe pour les usagers, UNITE DE
COMMANDE Programme
 nombre d'opérations (d'instructions)
qu'un ordinateur est capable UNITE DE
d'effectuer par seconde. TRAITEMENT Données
 On la mesure en MIPS, pour

« millions d'instructions par seconde » UNITE D’ENTREES/SORTIES
Exemple: Processeur Intel Core i7 2600K
 Plus de 1.4 milliards de transistors

 fréquence de 3,4 GHz
 4 cœurs, 8 threads
 128300 MIPS

# Structure d’un processeur MÉMOIRE
PROCESSUR
Micro-instructions RAM
Le processeur est composée : UNITE DE
COMMANDE Programme
- Unité de commande (contrôle ou UC)
 Gère le transfert des instructions et des UNITE DE
TRAITEMENT Données
données (mémoire  UAL)
 Contrôle l’exécution d’une instruction

 Coordonne (synchronise) le fonctionnement
des autres composants
- Unité arithmétique et logique (UAL)

 Exécute les instructions  opérations arithmétiques et Logiques
- Registres
 Mémoire de petite taille utilisée par l’UAL pendant l'exécution d'une instruction

# Principe de fonctionnement
L’exécution d’un programme se déroule selon le modèle suivant :
 Le programme et les données sont chargés en mémoire
 Les instructions du programmes sont exécutées 1 par 1 (exécution séquentielle)
 Pour chaque instruction:
- Lire en mémoire l'instruction à exécuter

- Effectuer le traitement correspondant
- Passer à l'instruction suivante


# Unité de Commande (UC)
Unité de Contrôle contient 2 registres :
Unité de Commande
 Registre Instruction (RI) Compteur
Ordinal Registres de travail
Stocke l'instruction en cours d'exécution Registre
Instruction
 Le code d’opération + les CPU
DECODEUR
opérandes de l’opération
SEQUENCEUR
 Compteur Ordinal (CO ou PC) Horloge Registre d'Etat
UAL
CO ou PC (Program Counter) contient
Extension ACCUMULATEUR
l'adresse de la prochaine instruction à
exécuter B
Bus de Données
U Bus d'Adresses
S
Bus de Commandes
Ces 2 registres ne sont pas accessibles au programmeur

# Unité de Commande (UC)
Unité de Contrôle contient :
Unité de Commande
 Décodeur Compteur
Décodage de l'instruction à exécuter Registre
Instruction
o Décodage le code d’opération; CPU
DECODEUR
o détermine les opérations à exécuter
SEQUENCEUR
 Séquenceur Horloge Registre d'Etat
UAL
Active les circuits électroniques pour
réaliser l'opération demandée
o Synchronise l’exécution des instructions B Bus de Données
sur l’horloge U Bus d'Adresses
S
o Gère les signaux des autres composants Bus de Commandes
Le fonctionnement du séquenceur est cadencé par une horloge (cycles d'horloge)


# Unité Arithmétique et Logique (UAL)
Contient les circuits électroniques qui réalisent Unité de Commande
Compteur
les opérations arithmétiques et logiques. Ordinal Registres de travail
Registre
- Schéma classique de l'UAL Instruction
CPU
DECODEUR
opérande 1 opérande 2
SEQUENCEUR
Horloge Registre d'Etat
opération indicateurs
UAL
UAL
ext accu accumulateur

Bus de Données
B
o Les Opérandes sont dans les registre de travail U Bus d'Adresses
S
Bus de Commandes
o Les résultats sont mis dans l’accumulateur
Accumulateur : registre utilisé pour stocker les résultats des opérations arithmétiques ou logiques

# Registres Unité de Commande
Compteur
Deux types de registres :
Registre
Instruction
 Registres de travail CPU
DECODEUR
o Accessibles au programmeur
o Utilisés pendant l'exécution d'une SEQUENCEUR
Horloge Registre d'Etat
instruction UAL
 stocker des opérandes ou des
résultats intermédiaires
Bus de Données
B
U Bus d'Adresses
 Registres d'Etat (Program Status Word) S
Bus de Commandes
Permet de stocker des indicateurs sur l'état de
l'exécution de la dernière instruction (l’état du système)
Exemple : Retenue, Débordement, Signe du résultat, Résultat nul,...


# Etapes d’exécution d’une instruction machine
Exécuter un programme revient à répéter un même cycle d’opération (5 phases) :
1 Recherche d’instruction (Instruction Fetch)
2 Décodage (Instruction Decode)
3 Recherche d’opérandes (Operands Fetch
4 Exécution de l’instruction (Execute)
5 Ecriture en mémoire (Write Back)

# Cycles d’exécution d’une instruction machine
Début
Copier le CO dans le
Fetch registre RAM
Instruction Commande lecture
Transfert le contenu du
registre RDM dans RI
Incrémenter CO
Décoder l’instruction
Decode
Oui Instruction Non

requiert
opérande ?
Copier ADR
opérande dans RAM
Fetch Commande lecture
Operands Copier le contenu du
RDM dans RD
Unité de commande (séquenceur) déclenche Execute Exécuter l’instruction

chacune des actions


Exemple: Exécution d’une instruction
 “Ajouter -5 au contenu de la case mémoire d'adresse 180”
 le processeur lit l’instruction stockée à l’adresse mémoire donnée par le registre CO

 l’instruction lue est stockée dans le registre RI;
 le processeur incrémente le registre CO;

 le processeur décode l’instruction stockée dans RI;
 le processeur demande à la mémoire le contenu de l'emplacement 180;
 la valeur lue est rangée dans l'accumulateur;
 l'unité de traitement (UAL) ajoute -5 au contenu de l'accumulateur;

 le contenu de l'accumulateur est écris en mémoire à l'adresse 180,

 “Ajouter -5 au contenu de la case mémoire d'adresse 180”
 Unité de commande déclenche chacune des actions
 Unité de traitement (UAL) effectue l'addition

MOV ACC, -5  “Ajouter -5 au contenu de la

case mémoire d'adresse 180”
ADD [180], ACC
Bus de données
 Lecture de l’instruction stockée à l’adresse IP
Reg. Mot
Bus de données interne
ACC RTUAL RI
IP RTA
Reg. D'état Décodeur

UAL
Unité de
Horloge Bus d'adresse interne
commande
Reg. Adresse
Quartz Bus de contrôle Bus d'adresses

MOV [180], ACC
Bus de données
 Chargement de l'instruction dans RI
Reg. Mot
ACC RTUAL RI
IP RTA

UAL
Unité de
commande
Reg. Adresse


ADD [180], ACC
Bus de données
 Décodage de l’instruction stockée dans RI
Reg. Mot
ACC RTUAL RI
IP RTA

UAL
Unité de
commande
Reg. Adresse

ADD [180], ACC
Bus de données
 Lecture du premier opérande (contenu
Reg. Mot
de l'emplacement 180)
RI
 enregistre l'adresse dans RTA ACC RTUAL
IP RTA

UAL
Unité de
commande
Reg. Adresse


ADD [180], ACC
 Lecture du premier opérande (contenu
Bus de données
de l'emplacement 180)
Reg. Mot
 Lecture du contenu à l'adresse ACC RTUAL RI
RTA IP RTA

UAL
Unité de
commande
Reg. Adresse

MOV [180], ACC
 Chargement de l’opérande dans RTUAL
Bus de données
Reg. Mot
ACC RTUAL RI
IP RTA

UAL
Unité de
commande
Reg. Adresse


MOV [180], ACC
Bus de données
 L’UAL effectue l’opération
Reg. Mot
ACC RTUAL RI
IP RTA

UAL
Unité de
commande
Reg. Adresse

ADD [180], ACC
 Enregistrement du résultat de l’opération dans ACC
Bus de données
Reg. Mot
ACC RTUAL RI
IP RTA

UAL
Unité de
commande
Reg. Adresse


ADD [180], ACC
Bus de données
 Chargement de l'adresse dans RTA
Reg. Mot
ACC RTUAL RI
IP RTA

UAL
Unité de
commande
Reg. Adresse

ADD [180], ACC
Bus de données
 Enregistrement de la valeur de ACC dans [180]
Reg. Mot
ACC RTUAL RI
IP RTA

UAL
Unité de
commande
Reg. Adresse


ADD [180], ACC
Bus de données
 Incrémentation de IP
Reg. Mot
ACC RTUAL RI
IP RTA

UAL
Unité de
commande
Reg. Adresse


</ Liaison processeur/mémoire : les bus >

Echange entre processeur et mémoire : par des bus
Bus d'adresses
Processeur Bus de commandes Mémoire
Bus de données
Trois bus principaux :

- Bus d'adresse : unidirectionnel (sélection des informations à traiter)
- Bus de commandes : unidirectionnel (assurent la synchronisation des
flux d'informations)
- Bus de données : bidirectionnel (assure le transfert des informations )
</ Liaison processeur/mémoire : les bus >

 Bus relient différents éléments
CP U Mémoire Dis que dur Vidéo
Bus
 Seulement deux éléments communiquent à la fois
Carte PCI
Bus PCI

46


</ Unité d’Entrées / Sorties & périphériques >
PROCESSUR MEMOIRE
UNITE DE
Dispositifs qui permettent de communiquer Programme
COMMANDE
avec le monde extérieur
UNITE DE
Données
TRAITEMENT
Périphérique d’entrée
 récupérer des informations
ex: sourie, clavier, scanner, micro, etc.
Périphérique de sortie
 produire des résultats
ex: écran, imprimante, haut-parleurs, etc.
Périphérique de stockage  périphériques d'entrée-sortie (disque dur, etc.)

PROCESSUR MEMOIRE
UNITE DE
Dispositifs qui permettent de communiquer Programme
COMMANDE
avec le monde extérieur
UNITE DE
Données
TRAITEMENT
Périphérique d’entrée
 récupérer des informations
ex: sourie, clavier, scanner, micro, etc.
Périphérique de sortie
 produire des résultats
ex: écran, imprimante, haut-parleurs, etc.
Périphérique de stockage  périphériques d'entrée-sortie (disque dur, etc.)


</ Intérieur du PC >

Archi2 Cours2 Architecture PDF

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Archi2 Cours2 Architecture PDF

Transféré par

Droits d'auteur :

Formats disponibles

CONTENU DU COURS

 Codage et représentation de l'information

 Architecture d'un ordinateur

 Description simplifiée du 8086

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 1

</ ARCHITECTURE D'UN ORDINATEUR >

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 2

 Liaison processeur/mémoire : les bus

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 3

ARCHITECTURE D'UN ORDINATEUR

 Architecture la plus courante PROCESSUR MEMOIRE

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 4

 Unité de commande: PROCESSUR MEMOIRE

 Dispositifs d’entrée - sortie:

Remarque: supercalculateurs, processeurs vectoriels  plusieurs unités de mémoire et de traitement

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 5

ARCHITECTURE D'UN ORDINATEUR

PROCESSUR BUS D’ADRESSE

BUS DE CONTRÔLE (COMMANDES)

Bus de donnée BUS DE DONNEES

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 6

 Liaison processeur/mémoire : les bus

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 7

ARCHITECTURE D'UN ORDINATEUR

La mémoire est un organe passif, son rôle : UNITE D’ENTREES/SORTIES

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 8

Exemple: Mémoire de taille N : on a N emplacements numérotés (ou adressés) de 0 à N-1

 Numéro d'un emplacement = adresse (plus souvent écrite en hexadécimal)

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 9

ARCHITECTURE D'UN ORDINATEUR

# Schéma Circuit mémoire

 Les entrées de commandes:

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 10

Mémoire Centrale  RAM (Registre d’Adresse Mémoire de n bits)

D  Stocke l’adresse du mot à lire ou à écrire

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 11

ARCHITECTURE D'UN ORDINATEUR

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 12

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 13

ARCHITECTURE D'UN ORDINATEUR

Capacité Intervalle minimum qui doit séparer

Temps d’accès Caractéristiques Temps de cycle

Caractérise la permanence des

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 14

2- Mémoire vive (Random Access Memory)

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 15

ARCHITECTURE D'UN ORDINATEUR

Les différents types de ROM:

- PROM : Programmable Read Only Memory

- EPROM : Erasable Programmable Read Only Memory

- EEPROM : Electrically Erasable Programmable Read Only Memory

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 16

Deux grands types de RAM:

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 17

ARCHITECTURE D'UN ORDINATEUR

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 18

Synchronous DRAM (SDRAM, 1997)

DDR-I ou DDR-SDRAM (Double Data Rate

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 19

ARCHITECTURE D'UN ORDINATEUR

 Liaison processeur/mémoire : les bus

</ Architecture des ordinateurs 2020-2021 > </Moctar MOUHAMADOU > 20

</ Processeur ou Unité Central>