Tout en UN des questions 11) L’assembleur génère un code opération sur un

mot pour la directive d’assemblage DC.W :

d’Assembleur a) Vrai b) Faux

-1- QCM 12) Un programme translatable est un programme

dont les adresses des variables utilisées dans le
1) Seules les exceptions materielles sont traitées programme sont inchangées quelque soit l’adresse
d’implantation du programme :
en mode superviseur :
a) Vrai b) Faux
a) Vrai b) Faux

13) Les interruptions logicielles sont traitées en mode

2) L’exception erreure adresse est une utilisateurQ du MFP :
exception matérielle : a) Vrai b) Faux
a) Vrai b) Faux

14) Le mode d’adressage direct registre de donnée

nécessite une extention au codage de l’instruction de :
3) Lorsque l’entrée d’interuption IT5 du processeur a) 1 mot b) 2 mots max c) aucune extention
68000 est active (niveau 0) et les bits du registre d’état
SR du processeur I2=1, I1=1, I0=0, l’IT5 sera prise en
compte par le 68000 : 15) Le déplacement du mode d’adressage indéxé est
a) Vrai b) Faux toujours codé sur 8 bits :
a) Vrai b) Faux
4) Lorsqu’on désactive une source d’interuption du MFP
par le registre IER alors qu’une interuption est
1) Qu’est ce qu’une directive d’assemblage ?
pendante, pour la même source, celle-ci passera a) Un mot clé permettant d’assembler correctement
quand même : un programme
a) Vrai b) Faux b) Une instruction en code source
c) Un mot clé utilisé lors de l’exécution d’un
5) Dans un MFP nous avons une IT issue de I4 du GPIP d programme
registre VR est initialisé à $50, lors de la réception du IA
processeur que va fournir le MFP comme identifiant
source d’IT : 2) L’instruction MOVE.L #$02, D0 est codée sur :
a) $56 b) $57 c) $5F a) 1 Word b) 2 Word c) 3 Word d) 4 Word
e) 5 Word

6) Le pointeur de pile A7 est utilisé par le processeur 3) L’instruction MOVE.L D0, (A1, D2) est codée sur :
en mode supérviseur : a) 1 Word b) 2 Word c) 3 Word d) 4 Word
a) Vrai b) Faux e) 5 Word

7) Sur une entrée d’intérruption du processeur, je 4) L’instruction MOVE.L $20(A2, D5), $0FF9000 est codée
peut brancher une interface de la famille 6800 & 68000 sur :
en même temps : a) 1 Word b) 2 Word c) 3 Word d) 4 Word e)
a) Vrai b) Faux 5 Word

8) Lors de l’initialisation d’un MFP 68901, le registre 5) Laquelle des fonctions ci-dessous ne fait pas partie
AER doit être initialisé avant IER du rôle du registre SP pointeur de pile ?
a) Vrai b) Faux a) le registre SP contient la valeur courante de
l’adresse du sommet de la pile
b) Toutes les opérations sur la pile (empilement,
9) Une entrée d’interruption du 68000 peut dépilement) se font par l’intermédiaire de ce
supporter 192 sources d’interruptions en mode vectorisé registre
et 1 IT en mode autovectorisé : c) Il sert directement ou indirectement dans toutes
a) Vrai b) Faux les opérations de sauvegarde de registres dans
la pile
d) Il sert dans certaines techniques de passage de
10) L’interruption issue de la ligne I3 du GPIP d’un MFP paramètres et dans la manipulation des
dont le VR est initialisé à $50 génère sur le bus de variables locales d’une procédure
données D0-D7 du MC68000 un identifiant de : e) Une pile est utile chaque fois qu’il est nécessaire
a) $50 b) $53 c) $57 de gérer une zone mémoire en mode ‘dernier
arrivé, premier servi’
f) Le SP permet de stocker la micro-instruction
suivante
 g) Le SP permet de stocker la macro-instruction
suivante
h) La pile facilite la gestion de la segmentation
mémoire
1)Quel est le rôle du registre PC compteur de
programme dans un processeur 68000 ?
a) Il contient, à la fin du déroulement d’une
instruction, l’adresse de la prochaine instruction
à exécuter
b) En cours d’exécution, il permet d’accéder aux
opérandes immédiats qui sont contenus dans
L’instruction
c) En cours d’exécution, il permet d’accéder aux
adresses absolues des opérandes qui sont
contenus dans l’instruction
d) Il permet d’accéder aux bits registre d’état
2)A quoi sert un adressage avec pré-décrémentation ? 6) Quel est l’intérêt du mode d’adressage relatif par
a) Il est utilisable pour ajouter (empiler) un élément rapport au mode absolu :
dans la pile
b) Il simplifie la manipulation séquentielle des
éléments d’une structure de données en
permettant de faire dans la même instruction
l’accès à l’élément de données et le pointage sur
l’élément suivant
c) Il permet de décrémenter un registre de donnée
3)- Qu’est ce qu’une mémoire image ?
a) Une mémoire reproduite plusieurs fois dans
l’éspace adressable du processeur
b) C’est une zone qui peut être utilisé comme zone
mémoire pile
c) C’est une zone utilisée pour stoker les données
pertinentes
5°) – Laquelle des instructions n’est pas autorisée en
langage assembleur 68000 ?
a) MOVE $0FF8001,D0
b) MOVE.B $0FF8001,D0
c) MOVE.W #$0FF8001,D0
6°) – Quelle est la capacité d’un circuit mémoire
possédant un bus d’adresse de 16 Bits et un bus de
données de 16bits ?
a) 32 Koctets
b) 64 Koctets
c) 128 Koctets
7)L’accès à un registre est :
a) Moins rapide par rapport à l’accès à une case de 11) Qu’est ce qu’une directive d’assemblage ?
la mémoire centrale
b) 5 à 10 fois plus rapide par rapport à l’accès à une
case de la mémoire centrale
c) 100 fois plus rapide par rapport à l’accès à une
case de la mémoire centrale
8)L’accès à une donnée dans le disque dure est :
a) Aussi rapide par rapport à l’accès à une donnée
de même taille dans la mémoire centrale
b) 100 fois moins rapide par rapport l’accès à une
donnée de même taille dans la mémoire
centrale
c) 1000000 fois moins rapide par rapport à l’accès
à une donnée de même taille dans la mémoire
centrale
5) Qu’appel t-on un programme translatable ?
d) Un programme qu’on peut exécuter dans la
mémoire cache
e) Un programme qui peut être déplacé dans la
mémoire sans mettre en péril son exécution
f) Un programme qu’on peut exécuter dans la
mémoire virtuelle
a) Il s’apprête mieux à la translatabilité du
programme
b) L’adresse des variables ou étiquettes est calculée
toujours par rapport au PC
c) Les adresses des variables utilisées dans le
programme sont inchangées quelque soit
l’adresse d’implantation du programme
7) Lequel des modes d’adressage(MC68000) ci-dessous
nécessite une extension (mot supplémentaire) :
a) Adressage directe registre de donné
b) Adressage directe registre d’adresse
c) Adressage absolu court
8) Lequel des modes d’adressage (MC68000)
ci-dessous ne nécessite pas d’extension :
a) Adressage indirecte
b) b) Adressage relatif par rapport au PC
c)- Adressage immédiat
9) Lequel des modes d’adressage (MC68000)
ci-dessous ne nécessite pas d’extension :
Adressage indirecte post-incrémenté
10)Lequel des modes d’adressage n’existe pas en
assembleur 68000 :
a) Adressage absolu long b) Adressage indexé
c) Adressage étendu
g) Un mot clé permettant d’assembler correctement
un programme
h) Une instruction en code source
i) Un mot clé utilisé lors de l’exécution d’un
programme
12)L’instruction MOVE.L #$02,D0 est codée sur :
a) 1 Word b) 2 Word c) 3 Word d) 4 Word e)
5 Word
13)L’instruction MOVE.L D0,(A1,D2) est codée sur :
a) 1 Word b) 2 Word c) 3 Word d) 4 Word e)
5 Word
14)L’instruction MOVE.L $20(A2,D5),$0FF9000 est codée
sur :
a) 1 Word b) 2 Word c) 3 Word d) 4 Word e)
5 Word
15) L’instruction MOVE #13,12(A0) est codée sur plusieurs
mots , le 2eme mots est :
a) 000D b) 000C c) 0012 d) 00013
16) L’instruction MOVE #13,12(A0) est codée sur plusieurs
mots , le 3eme mots est :
1)000D b) 000C c) 0012 d) 00013
17) Qu’est ce qu’une directive d’assemblage ?
j) Un mot clé permettant d’assembler correctement
un programme
k) Une instruction en code source
l) Un mot clé utilisé lors de l’exécution d’un
programme
18)L’exécution de l’instruction MOVE $0FF9009,D0
permet :
a) Charge D0 par le contenue de la case FF9009 &
FF900A b) Généré une erreur
c)- Charge D0 par le contenue de la case FF9009
uniquement
1) Le PIA 6821 dispose de :
a) Une source interne d’interruption,
b) Deux sources internes d’interruption,
c) Quatre sources internes d’interruption,
d) Aucune source interne d’interruption
2) Le PIA 6821 dispose de :
a) Une source externe d’interruption,
b) Deux sources externes d’interruption,
c) Quatre sources externes d’interruption,
d) Aucune source externe d’interruption
3) L’ACIA 6850 dispose de :
a) Une source interne d’interruption,
b) Deux sources internes d’interruption,
c) Quatre sources internes d’interruption,
d) Aucune source interne d’interruption,
4) L’ACIA 6850 dispose de :
a) Une source externe d’interruption,
b) Deux sources externes d’interruption,
c) Quatre sources externes d’interruption,
d) Aucune source externe d’interruption
5) Le MFP 68901 dispose de
a) Huit sources internes d’interruption,
b) Deux sources internes d’interruption,
c) Quatre sources internes d’interruption,
d) Aucune source interne d’interruption,
6) Le MFP 68901 dispose de
a) Huit sources externes d’interruption,
b) Deux sources externes d’interruption,
c) Quatre sources externes d’interruption,
d) Aucune source externe d’interruption,
7) L’USART du 68901 dispose de
a) Une source interne d’interruption,
b) Deux sources internes d’interruption,
c) Quatre sources internes d’interruption,
d) Aucune source interne d’interruption
8) L’USART du 68901 dispose de
a) Une source externe d’interruption,
b) Deux sources externes d’interruption,
c) Quatre sources externes d’interruption,
d) Aucune source externe d’interruption,
9) Le 68000 dispose de :
a) Une seule entrée d’interruption,
b) Quatre entrées d’interruption,
c) Sept entrées d’interruption,
d) Huit entrées d’interruption,
10) Le 6809 dispose de :
a) Deux entrées d’interruption,
b) Trois entrées d’interruption,
c) Quatre entrées d’interruption,
11) Le 68000 dispose en mode autovectorisé de :
a) Une seule entrée d’interruption utilisateurs,
b) Trois entrées d’interruption utilisateurs,
c) Sept entrées d’interruption utilisateurs,
d) Huit entrées d’interruption utilisateurs,
12) Le 68000 dispose de :
a) Une source interne d’interruption,
b) Deux sources internes d’interruption,
c) Quatre sources internes d’interruption,
d) Sept sources internes d’interruption,
e) Aucune source interne d’interruption,
13) Le 68000 peut supporter au maximum :
a) Sept sources interruptions externes,
b) 192 sources interruptions externes,
c) 199 sources interruptions externes,
14) Le 6809 dispose de :
a) Une seule interruption en mode
autovectorisé,
b) Deux interruptions en mode autovectorisé,
c) Trois interruptions en mode autovectorisé,
d) Aucune interruption en mode autovectorisé
Le 6809 dispose de :
e) Une seule interruption en mode vectorisé,
f) Deux interruptions en mode vectorisé,
g) Trois interruptions en mode vectorisé,
h) Aucune interruption en mode vectorisé,
24) L’USART du 68901 émet des interruptions en mode :
a) Autovectorisé seulement
b) Vectorisé seulement,
c) Vectorisé et Autovectorisé,

15) Le 6809 support le mode :
a) Vectorisé seulement,
b) Autovectorisé seulement,
c) Vectorisé et autovectorisé,
25) Le 68000 support en mode Vectorisé au maximum :
a) Trois interruptions externes,
b) Quatre interruptions externes,
c) Sept interruptions externes,
d) 192 interruptions externes,

16) Le 68000 supporte le mode :

a) Vectorisé seulement,
b) Autovectorisé seulement,
c) Vectorisé et autovectorisé,
17) Le PIA 6821 permet de faire des communications
en :
a) Parallèle uniquement,
b) Serie uniquement,
c) Parallèle et en serie
26) Le 68000 support en mode Autovectorisé un
maximum :
a) Trois interruptions externes,
b) Quatre interruptions externes,
c) Sept interruptions externes,
28) La seule façon de passer de l'état utilisateur à l'état
superviseur est de rencontrer une exception :
a) Vrai b) Faux

29) La seule façon de passer de l'état superviseur à

18) L’ACIA 6850 permet de faire des communications l'état utilisateur est de rencontrer une exception :
en : a) Vrai b) Faux
a) Parallèle uniquement,
b) Serie uniquement, 30) Lors d'une exception le registre d'état est
c) Parallèle et en serie sauvegardé dans la pile superviseur :
a) Vrai b) Faux

19) Le MFP 68901 permet de faire des communications

en : 31) Toutes les interruptions (matérielles et logicielles)
a) Parallèle uniquement, sont traitées en mode superviseur :
b) Serie uniquement, a) Vrai b) Faux
c) Parallèle et en serie
32) Le passage de l'état superviseur à l'état utilisateur
se fait en positionnant le bit S du registre d'état à 0 :
20) L’USART du 68901 permet de faire des a) Vrai b) Faux
communications en :
a) Parallèle uniquement, 33) les instructions MOVE, ANDI, ORI, EORI avec le
b) Serie uniquement, registre d'état sont autorisée en mode utilisateur :
c) Parallèle et en serie a) Vrai b) Faux
34) Lorsqu'une interruption IT7 est reçu alors que les
bits I0,I1,I2 du registre d'état du processeur sont à 111, l'IT
21) Le MFP 68901 émet des interruptions en mode : sera prise en compte par le processeur
a) Autovectorisé seulement a) Vrai b) Faux
b) Vectorisé seulement,
c) Vectorisé et Autovectorisé, 35) Si l'on connecte deux PC par une liaison série.
L'interface de l'émetteur est configurée avec 8 bits de
données et un bit stop. L'interface du récepteur avec 7 bits
22) Le PIA 6821émet des interruptions en mode : de données et un bit de stop. Que va-t-il se passer à la
a) Autovectorisé seulement réception :
b) Vectorisé seulement, a) erreur parité
c) Vectorisé et Autovectorisé, b) erreur format
c) erreur débordement
d) autre préciser
23) L’ACIA 5850 émet des interruptions en mode :
a) Autovectorisé seulement 16) Une entrée d’interruption du 68000 peut
b) Vectorisé seulement, supporter UNE seule source d’interruption en mode
c) Vectorisé et Autovectorisé, autovectorisée :
a) Vrai b) Faux
 27) Lorsqu’une interruption est masquée par le
registre IMR elle peut positionner le signal IRQ :
a) Vrai b) Faux

17) Les 7 niveaux d’interruptions confondus du 68000

peuvent supporter au maximum en mode vectorisés :
a) 7 sources d’IT 28) Lorsqu’un niveau d’interruption est masqué par
b) 192 sources d’IT le registre d’état SR du processeur, la source
c) 199 sources d’IT d’interruption peut positionner le signal IRQ :
d) Vrai b) Faux

18) Une entrée d’interruption du 68000 peut

supporter 192 sources d’interruptions en mode vectorisé 29) Lorsqu’un niveau d’interruption est masqué par
: le registre d’état SR du processeur, la source
a) Vrai b) Faux d’interruption peut positionner le bit du registre IPR :
a) Vrai b) Faux
19) Toutes les interruptions matérielles occupent un
vecteur de 32 bits dans l’espace adressable du
processeur 68000 : 30) Qu’est ce qu’un WatchDog Timer(chien de
a) Vrai b) Faux garde) ?
a) Un dispositif de correction d’erreur
20) Toutes les interruption logiciels occupent un b) Un dispositif qui surveil l’alimentation
vecteur de 32 bits dans l’espace adressable du c) Un réveil digital du processeur
processeur 68000 :
a) Vrai b) Faux
31) Quand doit on mettre des résistances de pull-up
21) Toutes les interruption utilisateurs occupent un sur les E/S d’un microprocesseur :
vecteur de 32 bits dans l’espace adressable du a) Lorsque le µP est alimenté en 5V
processeur 68000 : b) Lorsqu’on utilise une RAM dynamique
a) Vrai b) Faux c) Lorsque les E/S sot à drain/collecteur ouvert

21) Lorsqu’une interruption MFP est pendante, après

désactivation de celle-ci via le registre IER, ceci met 32) Un chipset est un :
automatiquement le bit associé du registre IPR à zéro : a) Ensemble de fonctions intégrées dans la carte
b) Vrai b) Faux mère
b) Ensemble de circuits intégrés dans une puce dans
la carte mère
22) Lorsqu’une interruption MFP est pendante, après c) Carfoure d’informations entre le CPU et les
masquage de celle-ci via le registre IMR, ceci met périphériques
automatiquement le bit associé du registre IPR à zéro :
c) Vrai b) Faux
1)
2) Les 68000 traitent une demande d’interruption d’un
23) Une interruption masquée au niveau du MFP par PIA 6821 en mode :
le registre IMR et masquée au niveau du processeur par a) Vectorisé,
le registre d’état SR peut positionner le bit b) Autovectorisé,
correspondant du registre IPR : c) Au choix, vectorisé ou autovectorisé,
a) Vrai b) Faux d) Aucun des modes cités ci-dessus

24) Une interruption masquée au niveau du MFP par

le registre IMR et masquée au niveau du processeur par 3) Les 68000 traitent une demande d’interruption d’un
le registre d’état SR peut génerer une interruption sur la MFP 68901 en mode :
sortie IRQ du MFP : a) Vectorisé,
a) Vrai b) Faux b) Autovectorisé,
c) Au choix, vectorisé ou autovectorisé,
25) Les interruptions masquées via le registre IMR d) Aucun des modes cités ci-dessus
du MFP ne peuvent pas positionner les bits du registre
IPR :
a) Vrai b) Faux 4) Les 6809 traitent une demande d’interruption d’un
PIA 6821 en mode :
a) Vectorisé,
26) Les interruptions désactivées via le registre IER b) Autovectorisé,
du MFP ne peuvent pas positionner les bits du registre c) Au choix, vectorisé ou autovectorisé,
IPR : d) Aucun des modes cités ci-dessus
a) Vrai b) Faux

5) Les 6809 traitent une demande d’interruption d’un

MFP 68901 en mode :
 a) Vectorisé,
b) Autovectorisé,
c) Au choix, vectorisé ou autovectorisé, 41) Sur une entrée d’intérruption du processeur, je
d) Aucun des modes cités ci-dessus peut brancher une interface de la famille 6800 &
68000 en même temps :
a) Vrai b) Faux

6) Le PIA 6821 à relier à un MC68000 doit être placé :

a) Obligatoirement D0-D7 du bus de donnée, 42) Lors de l’initialisation d’un MFP 68901, le registre
b) Obligatoirement D8-D15 du bus de donnée, AER doit être initialisé avant IER
c) Peu importe sur l’un a) ou l’autre b), a) Vrai b) Faux

7) Le MFP 68901 à relier à un MC68000 doit être placé : 43) Une entrée d’interruption du 68000 peut
a) Obligatoirement D0-D7 du bus de donnée, supporter 192 sources d’interruptions en mode
b) Obligatoirement D8-D15 du bus de donnée, vectorisé et 1(hna khs ikono 7 ) IT en mode
c) Peu importe sur l’un a) ou l’autre b), autovectorisé :
a) Vrai b) Faux

8) Le PIA 6821 dispose par port de :

a) Une source externe d’interruption, 44) L’interruption issue de la ligne I3 du GPIP d’un
b) Deux sources externes d’interruption, MFP dont le VR est initialisé à $50 génère sur le bus de
c) Quatre sources externes d’interruption, données D0-D7 du MC68000 un identifiant de :
d) Aucune source externe d’interruption a) $50 b) $53 c) $57

33) Une interruption masquée par IMR ne positionera 45) L’assembleur génère un code opération sur un
jamais le registre IPR : mot pour la directive d’assemblage DC.W :
a) Vrai b) Faux a) Vrai b) Faux
46) Un programme translatable est un programme
dont les adresses des variables utilisées dans le
34) Seule les interruptions matérièlles sont traitées programme sont inchangées quelque soit l’adresse
en mode superviseur : d’implantation du programme :
a) Vrai b) Faux e) Vrai b) Faux

35) En cas d’utilisation d’un MFP 68901 en mode 47) Les interruptions logicielles sont traitées en
intérruptible, on n’est pas obligé d’initialiser le registre mode utilisateurQ du MFP :
VR a) Vrai b) Faux
a) Vrai b) Faux

48) Le mode d’adressage direct registre de donnée

36) L’instruction MOVE.L #$05,$0FF8000 est codée nécessite une extention au codage de l’instruction de :
sur a) 1 mot b) 2 mots max c) aucune extention
a) 2 mot b) 3 mots c) 4 mots d) 5 mots

49) Le déplacement du mode d’adressage indéxé est

37) Si nous avons dans le masque du processeur toujours codé sur 8 bits :
I2I1I0 la valeur 100 et le processeur reçoit Les f) Vrai b) Faux
interruptions issue des lignes IT3 et IT5 du décodeur, il
va traiter IT5 d’abord puis in enchaine avec IT3 : 27) – Le signal VPA ( Valid Peripheral Adress ) du
a) Vrai b) Faux processeur 68000 sert à :
a) Prévenir le processeur que le périphérique a
placé une donnée sur le bus de donnée.
38) Le mode d’adressage indirect avec b) Informer le processeur que le périphérique a
deplacement et indexe long nécessite une extention récupéré la donnée
au codage de l’instruction de : c) Prévenir le processeur que la périphérique ave
a) 1 mot b) 2 mots c) aucune extention laquelle il veut échanger des données est de la famille
6800

39) Donner le codage de l’instruction :

MOVE.L $10(A0),5(A5,A2.L) 28) - Le MFP dépose le vecteur d’identification de la
source d’Interruption lorsque :
a) IEI = 0/1
40) Le pointeur de pile A7 est utilisé par le b) IACK = 0/1
processeur en mode supérviseur : c) IRQ = 0/1
a) Vrai b) Faux
30) Les paramètres SETUP sont stockés dans : Faux

La mémoire flash 43) le bit V (débordement) du registre d’état est

positionné a un « 1 » lorsque :
31) le code opérande , représente l’action que le
processeur doit accomplir l’opération est effectuée sur des nombres de même
Vrai signe génerent une résultat avec un signe opposé,

32 ) le séquenceur fait partie intégrale du processeur , il 44 ) Le registre d'état du processeur permet de

sert :
Positionner les bits C,V,Z,N,X après l'exécution de chaque
au décodage des instructions et génération des signaux instruction
de commandes
45)A quoi sert un adressage avec post-incrémentation
33) peut on faire un programme sur le 68000 pour faire ?
des opérations sur des nombres de 96 bits :
Il est utilisable pour récupérer (dépiler) un élément de la
oui pile

34) Une instruction avec le mode d’adressage indirect

avec déplacement et indexe est codée sur :
2 mots
35) Après l’éxécution de l’instruction CMPM (A0)+,(A1)+ :
46)Une instruction avec le mode d’adressage indirecte
avec déplacement et indexe long nécessite une
extention du signe du deplacement lors du calcul de
l’adresse effective :

Le registre A1 sera incrémenté de 2 Vrai

36 ) Les circuits de la famille 68000 sont placés sur la

partie impaire du bus parce que :
le processeur doit récupérer les identifiants
d’interruption des interfaces sur la partie de poids faible
du bus de données
47) Une instruction avec le mode d’adressage indirecte
avec déplacement et indexe ne long nécessite pas une
extension du signe du déplacement lors du calcul de
l’adresse effective :

37) Lors de l’exécution d’une instruction de branchement Faux

relatif inconditionnel, le compteur de programme :
47) Le déplacement du mode d’adressage indirecte
est incrémenté de la valeur du déplacement avec déplacement sans indéxe est toujours codé sur 16
bits :
38) Pour accéder, en lecture ou écriture, à la mémoire
cache, le processeur doit passer via : Vrai

Par une lecture interne sans passer par des bus donnés
et adresse
39) L’interruption RESET est :
Une interruption matérielle,
40 ) Lorsque la ligne VPA du processeur 68000 est
activée (niveau 0) et une entrée d’interruption est
activée, celle- ci est traitée en mode :
48) Le déplacement du mode d’adressage indirecte
avec déplacement et indéxe est toujours codé sur 16 bits
:
Faux
48) Après l’exécution de l’instruction ADD.W D0,D1 (avec
$8000 dans D0 et D1) je trouve :
C=1 et V=1

Autovectorisé 49) L’entrée d’interruption IT1 du 68000 peut être

programmée en mode :
41) Les instructions MOVE, ANDI, ORI, EORI avec le registre
d'état SR sont autorisée en mode utilisateur : vectorisé ou autovectorisé

Faux 50) Le signal d’interruption IRQ emis par un PIA(famille

6800) vers un MC68000 doit être envoyé aussi a l’entrée
42)La mémoire morte est le lieu de stockage des VPA
programmes en cours d’exécution
Vrai
51) Lorsqu’on lance l’exécution d’un programme .EXE
existant dans une mémoire Flash, les instructions du
programme sont exécutées :
dans la mémoire centrale du processeur
52) Avec un bus d’adresse de 32 bits on peut adresser :
4 Giga-octet.
53) le registre d'état permet, après d'exécution de
chaque instruction de
De masquer ou les interruptions
54) L’instruction MOVE.W 3(A0),5(A5,A3) est codée sur
plusieurs mots, le deuxième mot est :
0003
55) L’exception erreur adresse est une exception
matérielle :
faux
56) L’exception erreur bus est une exception matérielle : 68) Quel est l'espace d'adressage maximum du 68000 :
Vrai
56) Le processus de traitement de l’exception Instruction 69) Une instruction avec le mode d'adressage indirect
Illégale commence avant l’exécution de l’instruction : avec déplacement et indexe est codée sur :
Vrai
57) Le registre d'état du processeur permet :
signaler l'état du processeur après l'exécution de
chaque instruction
58 ) La mémoire d'accès aléatoire est le lieu de
stockage des programmes :
faux
59) Une instruction de branchement conditionnel avec
déplacement court ne nécessite pas d’extension :
Vrai
60) Le disque dur du micro-ordinateur est connecté au
processeur :
Moyennant un contrôleur d'entrée sortie.
61)Une instruction avec le mode d’adressage indirecte
avec déplacement et indéxe court nécessite une
extention du signe du deplacement lors du calcul de
l’adresse effective :
Vrai
62) L‘exception TRAP #n est une exception matérielle :
Faux
63) Le 68000 traite le type d’interruption autovectorisé
en mode superviseur:
Vrai
64) L’instruction MOVE.B #$02,10(A5,D4.L) est codée sur
plusieurs mots, le deuxième mot est :
0002
65) Lorsqu'une interruption IT6 est reçu alors que les bits
I0, I1, I2 du registre d'état du processeur sont à 101, l'IT
sera prise en compte par le processeur
Vrai
66) Le 68000 ne peut pas faire une opération
arithmétique et logique en un cycle d'horloge sur des
opérandes de :
24 bits
67) La mémoire d'accès aléatoire est le lieu de stockage
des programmes
Faux
1 Mega octet
2 mots
70) L'instruction MOVE 10(A2),14(A0) est codée sur
plusieurs mots, le troisième mot est :
000E
71) L'exception erreur adresse est une exception
logicielle :
Vrai
72) Le décodage des instructions se fait au niveau :
du registre instruction,
73)Au moment de l’exécution d’une instruction celle-ci
se trouve dans :
Le registre instruction
74) Quel est l’espace d’adressage maximum du 68000
256 Kilo octet
75) La mémoire cache est une mémoire
10 à 20 fois plus rapide que la mémoire centrale
76) L’instruction MOVE.L #$05,$0FF8000 est codée sur
plusieurs mots, le deuxième mot est :
0000
77) Le mode vectorisé est plus souple que le mode
autovectorisé par ce que :
l’identification du périphérique qui demande le service
d’interruption est fourni par le périphérique lui-même.
78) L'interruption RESET occupe un vecteur de 32 bits
dans l’espace adressable du processeur 68000 :
FAUX
79) Utilise des instructions symboliques qui représentent I0, I1, I2 du registre d'état du processeur sont à 111, l'IT sera
les codes d'opération et les positions de mémoire
Langage assembleur
80 ) Le programme BIOS est un programme logé dans
Une mémoire ROM
81) La pile utilisateur :
une zone dans la mémoire centrale
82) Le Code Opération, représente l'action que le
processeur doit accomplir :
Vrai
83 ) L'instruction MOVE 10(A2),14(A0) est codée sur
plusieurs mots, le deuxième mot est :
000A
84) l’exception violation de privilège est une extension
matérielle :
Faux
85) Laquelle des caractéristiques suivantes ne
correspondent pas à un circuit EEPROM :
Memoire volatile
86 ) DANS QUELLE CAS LA pile est utilisé :
lors d’appel à un sous programme
87 ) le registre d’instruction stocke l’adresse de
l’instruction en cours d'exécution :
Faux
88 ) le registre d’instruction stocke le résultat de
l’instruction en cours d'exécution :
Faux
89) lorsqu’une interruption IT4 est reçue alors que les
bits 10 , 11 , 12 du registre d’etat de processeur sont 110 , l’IT
sera prise en compte par le processeur :
Faux
90 ) Le compteur du programme stocke l’instruction en
cours exécution
Faux
91)Lorsqu'une interruption IT5 est reçu alors que les bits
prise en compte par le processeur
Faux
-2- Cycle d’horloge
1) Soit l’instruction ADDI.L #$02,$10(A0,A6), le
nombre de cycles d’horloge est : 34
2) Soit l’instruction MOVE 8(A2,D0),10(A0) le nombre
de cycles d’horloge est : 22
3) Soit l’instruction LEA $10(A3,A2),A4, le nombre de
cycle d'horloge est : 12
4) Soit l’instruction TAP(PC),D5, le nombre de cycle
d'horloge est : 12
5) Soit l’instruction LEA PILE(PC),A6, le nombre de cycles
d’horloge est : 8
6) Soit l'instruction ADD.L TAB(PC),D0 Le nombre de
cycles d'horloge est : 18
7) Soit l’instruction ANDI.L #$02,$10(A5), le nombre de
cycles d’horloge est : 32
8) Soit l’instruction ADD.L D6,5(A5,A2.L), le nombre de
cycles d’horloge est : 26
9) Soit l'instruction SUB TAB(PC),D5 le nombre de cycle
d'horloge est : 12
10) Soit l'instruction CMP (A0,D0),D5 le nombre de cycles
d'horloges est : 14
11) Soit l'instruction CMPI #05,(A6,D5), le nombre de
cycles d'horloges est : 18
12) ​Soit l’instruction ASL.B #5,D0, le nombre de cycle
d'horloge est : 12
13) Soit l’instruction NEG.B (A0,D0), le nombre de cycle
d'horloge est : 18
-3- Taille d’une instruction
1) La taille d’une instruction MOVE 8(A2,D0),10(A0)
est : 3 mots
2) La taille d’une instruction MOVE.B
#$02,10(A5,D4.L) est : 3 mots
3) La taille d’une instruction LEA STRUC,A5 est : 3
mots
4) La taille d’une instruction LEA STRUC(PC),A5 est :
2 mots
5) L’instruction MOVE.L $20(A2,D5),$0FF9000 est
codée sur : 4 word
6) L’instruction MOVE.L #$1000,(A1,D2) est codée sur :
4 word
7) L’instruction MOVE.B #$05,$0FF8000 est codée
sur : 4 mots
8) La taille d’une instruction MOVE.B #$02,5(A1,D1)
est : 3 word

PSYTOPIE